2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩65頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著芯片面積的縮小、運算速率的提高和通信帶寬的增加,日益突出的功耗問題逐漸成為制約NoC發(fā)展的關(guān)鍵因素之一。NoC的功耗主要來自于路由單元功耗和網(wǎng)絡(luò)互聯(lián)功耗,因此設(shè)計出低功耗路由單元對降低NoC功耗有著重要的現(xiàn)實意義。
   本文的主要工作是研究片上網(wǎng)絡(luò)路由單元的可配置設(shè)計思想和低功耗設(shè)計技術(shù),并在Synopsys公司的EDA環(huán)境下使用Verilog HDL語言設(shè)計出適用于2D Mesh、Torus、Fat-Tree和Butte

2、rfly Fat-Tree等網(wǎng)絡(luò)的虛通道數(shù)目和緩存深度均可配置的低功耗路由單元,最終通過搭建片上通信網(wǎng)絡(luò)進行路由單元的功能驗證和性能分析。
   本文首先討論了路由單元設(shè)計的關(guān)鍵技術(shù)和NoC低功耗技術(shù),在此基礎(chǔ)上,給出了低功耗可配置的路由單元設(shè)計方案。在路由單元可配置設(shè)計中,采用了虛擬通道技術(shù)降低阻塞的發(fā)生概率;并且將輸入端口虛通道數(shù)目和緩存深度設(shè)計為可配置參數(shù);采用了改進的源路由算法,結(jié)合基于優(yōu)先級的Lottery仲裁機制,一

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論