

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、頻率合成技術廣泛應用在現在的各類通信器材和電子產品中。在眾多頻率合成的方法中,基于鎖相環(huán)的的方式間接地得到需要的頻率,它可以產生出頻譜干凈又穩(wěn)定的頻率信號,還能同時產生多個不同的頻率值,且占用面積小,易于片上集成。故現已成為頻率合成的主流技術。通過鎖相環(huán)技術,來自壓控振蕩器和參考頻率的噪聲都可以得到抑制。由于越來越多的無線射頻系統(tǒng)提出了嚴苛的要求,比如越來越窄的信道步長、低相噪、更高的輸出頻率、以及更快的穩(wěn)定時間等等。為了滿足這些要求,
2、基于鎖相環(huán)的頻率合成器的設計也越來越具有挑戰(zhàn)性。
本文研究的第一種基于鎖相環(huán)的頻率合成器是用于由蘋果公司開發(fā)的串行協(xié)議IEEE1394b的物理層實現中的串并轉換電路。基于系統(tǒng)要求,鎖相環(huán)選用三階2型的電荷泵型的結構,輸入參考頻率25MHz,在頻率域推導傳輸函數,建立行為級模型幫助確定環(huán)路參數以及時鐘抖動的仿真測量,最終得到能在5μs內鎖定,并向外提供1GHz、4相差分時鐘信號,以及100MHz方波時鐘信號的鎖相環(huán)芯片。芯片面積
3、(不加 pad)0.12mm2,消耗電流22mA,測試得到的100MHz輸出時鐘周期抖動的均方根值為78.15ps。因為設計者經驗有限,設計過程中不乏欠缺考慮之處,故芯片性能有待改進。
為了進一步減小帶內噪聲,且在能夠利用已有的電荷泵型鎖相環(huán)環(huán)路的大部分模塊以及行為級模型的前提下,本文又研究了第二類鎖相環(huán)結構——下采樣型鎖相環(huán)。此電路能夠在要求的時間內達到穩(wěn)定并且提供準確的時鐘頻率,仿真顯示帶內噪聲要明顯低于之前的電荷泵型鎖相
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)頻率合成器的設計與實現.pdf
- 基于鎖相環(huán)的頻率合成器設計.pdf
- 鎖相環(huán)頻率合成器建模、設計與實現.pdf
- cd鎖相環(huán)頻率合成器設計
- 鎖相環(huán)頻率合成器研究與設計.pdf
- 鎖相環(huán)的頻率合成器課程設計
- 基于CMOS工藝的鎖相環(huán)頻率合成器設計.pdf
- 射頻鎖相環(huán)頻率合成器的分析與設計.pdf
- 多頻段鎖相環(huán)頻率合成器設計.pdf
- 電荷泵鎖相環(huán)頻率合成器的實現.pdf
- 2.4ghz鎖相頻率合成器的設計與實現
- 電荷泵鎖相環(huán)頻率合成器的設計.pdf
- 鎖相環(huán)頻率合成器系統(tǒng)級設計研究.pdf
- 2.45ghz鎖相式頻率合成器的設計與實現
- 基于DDS和數字鎖相環(huán)頻率合成器的研究.pdf
- 基于鎖相環(huán)的數字式頻率合成器研究與設計.pdf
- 300MHz集成鎖相環(huán)頻率合成器的設計.pdf
- 分數分頻鎖相環(huán)頻率合成器的研究.pdf
- 用于頻率合成器的電荷泵鎖相環(huán)設計.pdf
- 基于FPGA的數字鎖相環(huán)與直接數字頻率合成器設計與實現.pdf
評論
0/150
提交評論