版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、電壓基準(zhǔn)源是電路設(shè)計(jì)中廣泛采用的一個(gè)關(guān)鍵的基本模塊,它的溫度穩(wěn)定性直接影響到整個(gè)電路系統(tǒng)的精度和性能,因此,本文的主要研究目標(biāo)是采用標(biāo)準(zhǔn)的互補(bǔ)金屬氧化物半導(dǎo)體(ComplementaryMetalOxideSemiconductor,CMOS)工藝設(shè)計(jì)出一個(gè)低溫度系數(shù)且輸出電壓可編程輸出的帶隙基準(zhǔn)電壓源。
本文首先介紹了帶隙基準(zhǔn)源的國內(nèi)外發(fā)展現(xiàn)狀和趨勢(shì),分析了帶隙電壓基準(zhǔn)源的工作原理,給出了電壓基準(zhǔn)源的性能指標(biāo),然后介紹了幾種
2、實(shí)現(xiàn)低溫度系數(shù)的方法,最終確定了用多溫度區(qū)間控制的方法實(shí)現(xiàn)低溫度系數(shù)作為本文所設(shè)計(jì)的帶隙基準(zhǔn)源電路的核心結(jié)構(gòu)。將-20℃~120℃的工作溫度等分為七個(gè)區(qū)間,并在各個(gè)溫度區(qū)間內(nèi)確定帶隙基準(zhǔn)源的電路參數(shù),使得帶隙基準(zhǔn)源在各個(gè)溫度區(qū)間內(nèi)擁有最小的溫度系數(shù),最終實(shí)現(xiàn)在整個(gè)溫度范圍內(nèi)得到一個(gè)較低的溫度系數(shù)。為了實(shí)現(xiàn)自調(diào)節(jié),論文還設(shè)計(jì)一個(gè)溫度感應(yīng)電路和延遲線ADC電路為帶隙電路提供控制信號(hào),最后,設(shè)計(jì)了一個(gè)邏輯輸出電路以實(shí)現(xiàn)輸出電壓可調(diào)。論文基于標(biāo)
3、準(zhǔn)0.5μmCMOS工藝進(jìn)行了電路仿真,并根據(jù)設(shè)計(jì)規(guī)則設(shè)計(jì)了電路版圖,并完成了對(duì)電路的前仿真和后仿真。
由后仿真結(jié)果表明:在5V的輸入電壓情況下,本文設(shè)計(jì)的低溫度系數(shù)帶隙基準(zhǔn)模塊的輸出電壓在-20℃~120℃之間的輸出電壓穩(wěn)定在1V左右,最大電壓偏差為0.93mV,此時(shí)對(duì)應(yīng)的溫度系數(shù)為6.68ppm/℃;溫度感應(yīng)電路在-20℃~120℃之間,最大輸出電壓范圍可以達(dá)到973.0mV~4.105V,對(duì)應(yīng)溫度敏感度為22.37mV/
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 低輸出、低溫度系數(shù)、寬溫度范圍帶隙基準(zhǔn)電壓源的設(shè)計(jì)與研究.pdf
- 高精度低溫漂帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的溫度特性分析及設(shè)計(jì).pdf
- 一種低溫漂CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 高PSR帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì)研究.pdf
- 一種超低溫漂的帶隙基準(zhǔn)電壓源
- 高性能BiCMOS帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 基于工藝偏差的帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 帶數(shù)字自校正的CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- CMOS Pipeline ADC-帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高電源抑制比帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 寬輸入、高電源電壓抑制的帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 低壓低功耗CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 低溫度系數(shù)高電源抑制的基準(zhǔn)源設(shè)計(jì)與應(yīng)用.pdf
- 一種高精度帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 集成帶隙基準(zhǔn)源設(shè)計(jì).pdf
- 高性能分段曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論