低壓低功耗CMOS帶隙基準電壓源設(shè)計.pdf

1、在模/數(shù)轉(zhuǎn)換器、數(shù)/模轉(zhuǎn)換器、動態(tài)存儲器、Flash存儲器等集成電路設(shè)計中，低溫度系數(shù)、低壓低功耗、高電源抑制比的基準源設(shè)計是十分關(guān)鍵的。隨著深亞微米集成電路技術(shù)的不斷發(fā)展，集成電路的電源電壓越來越低，研究基于標準CMOS工藝的低壓低功耗基準源設(shè)計是十分必要的。 由于帶隙基準源能夠?qū)崿F(xiàn)高電源抑制比和低溫度系數(shù)，是目前各種基準電壓源電路中性能最佳的基準源電路。因此本文主要工作是設(shè)計一個低壓低功耗的CMOS帶隙基準電壓源。本文首先研

2、究了傳統(tǒng)帶隙基準源電路的結(jié)構(gòu)，并對一階溫度補償和二階溫度補償結(jié)構(gòu)原理進行了分析和比較。然后進一步研究了幾種低壓帶隙基準電壓源電路的主要工作原理。 在對各種低壓帶隙基準源分析比較的基礎(chǔ)上，本文采用二階溫度補償和電流反饋技術(shù)，設(shè)計實現(xiàn)了一種基于襯底驅(qū)動技術(shù)和電阻分壓技術(shù)的超低壓CMOS帶隙基準電壓源。采用襯底驅(qū)動超低壓運算放大器作為基準源的負反饋，使其輸出用于產(chǎn)生自身的電流源偏置，其電源抑制比（PSRR）為-63．8dB?；赥SM