版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、功率MOSFET是將微電子技術(shù)和電力電子技術(shù)融合起來(lái)的新一代功率半導(dǎo)體器件。因其具有輸入阻抗高、開(kāi)關(guān)速度快、輸出電流大和熱穩(wěn)定性好、安全工作區(qū)寬等優(yōu)點(diǎn),在電源保護(hù)、電源開(kāi)關(guān)、DC/DC變換器和同步整流等電子設(shè)備中得到廣泛應(yīng)用。
本文給出了一種帶有ESD保護(hù)柵結(jié)構(gòu)的Trench MOSFET的設(shè)計(jì)流程。和普通MOSFET相比,其創(chuàng)新之處在于植入了ESD保護(hù)結(jié)構(gòu),使其抗ESD能力相比普通MOSFET顯著提高。本文的目的是在達(dá)到
2、設(shè)計(jì)目標(biāo)的同時(shí)盡量減少光刻版的層數(shù),降低單位面積的導(dǎo)通電阻,從而有效控制成本。第一部分是研究背景,包括功率MOSFET和ESD保護(hù)型功率MOSFET的發(fā)展、應(yīng)用以及市場(chǎng)前景等。第二部分是理論基礎(chǔ),介紹了Trench MOSFET和ESD的理論知識(shí),提出了在柵極區(qū)制造ESD保護(hù)結(jié)構(gòu)方法,此方法可以有效控制芯片面積。第三部分是工程實(shí)踐,首先通過(guò)經(jīng)典理論公式推導(dǎo)出外延片規(guī)格;終端結(jié)構(gòu)使用場(chǎng)板、多晶硅場(chǎng)限環(huán)和截止環(huán)的復(fù)合結(jié)構(gòu);ESD保護(hù)二極管先
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- trench mosfet 的研究與進(jìn)展
- 一種低導(dǎo)通電阻60V Trench MOSFET的設(shè)計(jì)與制造.pdf
- 雙面柵MOSFET的模型研究與結(jié)構(gòu)設(shè)計(jì).pdf
- 雙柵MOSFET的結(jié)構(gòu)與Spice模型研究.pdf
- 疊柵MOSFET的結(jié)構(gòu)設(shè)計(jì)與特性研究.pdf
- 具有絕緣柱結(jié)構(gòu)的雙柵MOSFET的性能研究.pdf
- 槽柵倒摻雜MOSFET的研究.pdf
- 音頻芯片ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高頻雙柵MOSFET器件的研究.pdf
- 溝槽型功率MOSFET設(shè)計(jì)與柵電荷研究.pdf
- 納米雙柵MOSFET的建模與仿真.pdf
- 縱向多面柵MOSFET的器件設(shè)計(jì)與技術(shù)研究.pdf
- 垂直雙擴(kuò)散MOSFET柵電阻的測(cè)試研究.pdf
- 射頻LDMOS器件結(jié)構(gòu)和ESD保護(hù)研究.pdf
- 高性能射頻ESD保護(hù)電路的設(shè)計(jì).pdf
- 東南大學(xué)碩士論文雙面柵mosfet的模型研究與結(jié)構(gòu)設(shè)計(jì)
- 溝槽柵MOSFET芯片級(jí)失效分析的研究.pdf
- 寬頻段射頻電路的ESD保護(hù)設(shè)計(jì).pdf
- 基于Verilog-A的MOSFET ESD仿真模型的構(gòu)建及應(yīng)用.pdf
- GaN基凹槽柵MOSFET器件設(shè)計(jì)與制備技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論