版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著計(jì)算機(jī)技術(shù)的發(fā)展,對(duì)計(jì)算機(jī)處理器在圖像處理、音頻優(yōu)化等多媒體領(lǐng)域的并行計(jì)算能力的要求越來越高。Minisys的核心處理器是一款基于RISC架構(gòu),可以執(zhí)行31條MIPS精簡(jiǎn)指令集的處理器,其主要用于教學(xué)與實(shí)驗(yàn)。隨著教學(xué)課程的要求不斷提高,以使其成為一款實(shí)用、高性能嵌入式微處理器為目標(biāo),本文研究并分析了目前流行的提高處理器并行計(jì)算能力的各項(xiàng)技術(shù),參照IntelMMX指令集功能和MIPS32指令集中相關(guān)協(xié)處理器指令,設(shè)計(jì)了一套基于SIMD
2、的并行運(yùn)算指令集。本文以協(xié)處理器技術(shù)為基礎(chǔ),設(shè)計(jì)了一款基于SIMD架構(gòu)的五級(jí)流水結(jié)構(gòu)并行運(yùn)算協(xié)處理器PAC,專用于執(zhí)行上述指令集,并分析了其執(zhí)行中存在的各類相關(guān)性,提出了相應(yīng)的解決方案。此外,本文分析了上述協(xié)處理器與Minisys核心處理器之間的交互過程中可能出現(xiàn)的各類交互異常,設(shè)計(jì)了處理器間的交互機(jī)制,保證系統(tǒng)可以穩(wěn)定、正確的協(xié)同工作。最后本文使用verilog語言實(shí)現(xiàn)了上述設(shè)計(jì),并在quartus軟件平臺(tái)通過功能仿真測(cè)試驗(yàn)證了設(shè)計(jì)的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- MPCore多核處理器并行計(jì)算方法的研究與實(shí)現(xiàn).pdf
- 多態(tài)陣列處理器的并行計(jì)算研究.pdf
- 基于流處理器并行計(jì)算在圖像處理中的應(yīng)用.pdf
- 圖形處理器并行計(jì)算應(yīng)用研究.pdf
- 多處理器并行計(jì)算硬件平臺(tái)研究.pdf
- 基于龍芯的并行計(jì)算設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于AES的安全協(xié)處理器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 并行FFT處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 具有JTAG調(diào)試功能的MiniSys-1A處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于EFI-Tiano的協(xié)處理器模型的設(shè)計(jì)與實(shí)現(xiàn).pdf
- AES協(xié)處理器IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于MPI標(biāo)準(zhǔn)的并行計(jì)算平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高性能混合計(jì)算協(xié)處理器計(jì)算內(nèi)核的研究與實(shí)現(xiàn).pdf
- 基于mpi標(biāo)準(zhǔn)的并行計(jì)算平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
- 基于SIMD結(jié)構(gòu)的高性能DSP處理器評(píng)測(cè)程序的優(yōu)化與實(shí)現(xiàn).pdf
- 基于MapReduce模型的并行計(jì)算平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于CORBA的網(wǎng)絡(luò)并行計(jì)算環(huán)境的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于消息傳遞的并行計(jì)算環(huán)境設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于協(xié)處理器的IKEv2的設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于Minisys2處理器的GCC移植與優(yōu)化.pdf
評(píng)論
0/150
提交評(píng)論