抗功耗攻擊的分組密碼協(xié)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、當(dāng)前，涉及信息安全的密碼協(xié)處理器面臨著越來越致命的威脅。利用密碼芯片運(yùn)算過程中泄露的各種信息進(jìn)行攻擊的旁路攻擊，由于成本低、易操作、效率高等特點(diǎn)成為芯片物理安全的最大威脅之一，其中功耗攻擊是傳播最廣最實(shí)用的攻擊手段之一。這種攻擊方法具有普適性，被用于攻擊各種不同的加解密算法，目前廣泛使用的分組密碼AES和DES/3DES也受到功耗攻擊的威脅。
　　本文采取流水線和模塊復(fù)用設(shè)計(jì)和實(shí)現(xiàn)了RTL級(jí)的分組密碼協(xié)處理器。每個(gè)輪運(yùn)算都進(jìn)行模塊

2、封裝復(fù)用，輪運(yùn)算之間都是流水線，算法的S核都是采用組合邏輯，而非查找表。在DES密碼模塊中采用隨機(jī)數(shù)異或掩碼技術(shù)，AES密碼模塊中采用隨機(jī)數(shù)異或掩碼技術(shù)和隨機(jī)偽操作，從而實(shí)現(xiàn)具有抗功耗攻擊的功能。而且密碼協(xié)處理器的運(yùn)行模式包括ECB和CBC。接口是基于AHB總線，易于基于ARM核進(jìn)行SoC芯片設(shè)計(jì)。
　　綜合仿真顯示該協(xié)處理器的功能正常，運(yùn)算速度優(yōu)異。在增加抗功耗攻擊的邏輯后，可以抵御二階以下DPA功耗攻擊，而且增加的部分占面積開