基于DSP的查線器研究與設(shè)計(jì).pdf

1、在進(jìn)行電路實(shí)驗(yàn)時(shí)，經(jīng)常因?yàn)榫€路連接問(wèn)題而得不出實(shí)驗(yàn)結(jié)果，對(duì)于接線簡(jiǎn)單的電路實(shí)驗(yàn)，其接線問(wèn)題可通過(guò)人工檢查很容易檢查出來(lái);但是對(duì)于接線復(fù)雜的電路實(shí)驗(yàn)，檢查接線問(wèn)題將會(huì)花費(fèi)大量的時(shí)間。另外一些實(shí)驗(yàn)裝置，里面的線路錯(cuò)綜復(fù)雜，很難分清彼此的連接，由于人員的忽視沒(méi)檢查出錯(cuò)誤連接就有可能損壞裝置。針對(duì)這些問(wèn)題，本文給出了一種能夠快速檢查接口連接情況的裝置——查線器。該裝置可以快速的檢測(cè)實(shí)驗(yàn)電路的連接狀態(tài)并通過(guò)RS485通訊傳輸?shù)缴衔粰C(jī)，通過(guò)上位機(jī)可

2、以方便清晰地觀察到接線狀態(tài)，從而快速解決相應(yīng)的接線問(wèn)題，節(jié)省時(shí)間和精力。多個(gè)查線器可以通過(guò)RS485總線可以形成一個(gè)查線系統(tǒng)，完成智能查線，對(duì)多個(gè)實(shí)驗(yàn)裝置進(jìn)行檢查。
　　本論文的主要任務(wù)可以分為兩個(gè)大部分，硬件設(shè)計(jì)和軟件編程。硬件方面是完成開發(fā)板設(shè)計(jì);軟件部分分為上位機(jī)和下位機(jī)兩部分，上位機(jī)是應(yīng)用VC++編程，包括通訊界面和圖形顯示、劃線兩大部分程序的編寫，下位機(jī)則是對(duì)開發(fā)板主控芯片的編程，完成端口檢測(cè)數(shù)據(jù)的處理以及數(shù)據(jù)傳輸。最終

3、完成查線系統(tǒng)的設(shè)計(jì)，利用查線系統(tǒng)檢測(cè)接線柱的連接情況，最后在上位機(jī)上顯示出來(lái)。
　　本查線器系統(tǒng)選用TMS320F2808作為開發(fā)板的主控芯片，檢測(cè)裝置的端口接線柱，研究其內(nèi)部連接狀況。根據(jù)本論文的研究?jī)?nèi)容和芯片的具體要求設(shè)計(jì)了硬件電路，其中包括時(shí)鐘模塊、電源電路模塊、驅(qū)動(dòng)模塊、串行通信模塊。在Altium Designer里繪制原理圖及PCB，最終完成制作本論文研究所需要的電路實(shí)驗(yàn)板。軟件部分所做的任務(wù)就是完成通訊界面的編程，使