多級閃存的數(shù)據(jù)表示方案及差錯控制技術研究.pdf

1、閃存是一種新型半導體存儲器，它憑借高密度、高存儲速度、低成本和防震等優(yōu)點，成為了當前主流的固態(tài)存儲器。然而隨著人們對存儲密度需求的不斷加大，早期的單級閃存逐漸被多級閃存所取代，多級閃存的單元密度更高，同時它的單元間干擾也更大，相鄰點位差的減少也使得錯誤較單級閃存更容易發(fā)生了。這種改變使閃存的壽命與數(shù)據(jù)可靠性面臨著嚴峻的挑戰(zhàn)，而差錯編碼方案正是提高閃存數(shù)據(jù)可靠性的有效途徑。
　　傳統(tǒng)的差錯控制技術大多是基于磁盤的物理特性進行設計的，

2、如果將它們直接應用于閃存的差錯控制編碼，不但效率低，而且還有可能出現(xiàn)意料之外的錯誤。其原因在于磁盤與閃存在物理結構、存取方式、錯誤類型等方面都有較大差異。而且由傳統(tǒng)糾錯碼直接演變出的糾錯碼在應用于多級閃存時效果并不理想，而且它無法貼合物理特性解決多級閃存特有的錯誤，所以對閃存的差錯控制技術不光需要從編碼上研究，還需要對數(shù)據(jù)表示方案加以改進。
　　本文對多級閃存的差錯控制技術與數(shù)據(jù)表示方案進行了研究，基于新型的等級調制方案（Rank

3、 Modulation Scheme），提出了一種自由前綴碼的遞歸構造方法。本文的主要工作概括如下：
　　1.概括了閃存的物理存儲結構，介紹了NAND型閃存的主要糾錯技術，詳細分析了NAND型閃存的操作模型與噪聲類型，并且對NAND型多級閃存下的BCH編譯碼方案進行研究。
　　2.針對有限大小錯誤（Limited-Magnitude Errors）信道模型，通過計算分析，得到了NAND型多級閃存的閾值電壓分布與干擾噪聲的關系