DSP算法不同平臺(tái)上的實(shí)現(xiàn)、性能研究與優(yōu)化.pdf

1、速度與功耗是數(shù)字處理技術(shù)中關(guān)鍵的兩個(gè)因素。因?yàn)樾枰幚砼c傳輸?shù)男畔⒘考ぴ?所以速度尤為重要。同時(shí),能源的短缺、便攜產(chǎn)品以及特殊應(yīng)用領(lǐng)域?qū)π畔⑻幚碓O(shè)備的要求,促使人們開始重視數(shù)字處理系統(tǒng)的功耗問題。由于數(shù)字信息處理都是通過算法來實(shí)現(xiàn),因此,研究如何從速度與功耗這兩個(gè)方面優(yōu)化數(shù)字信號(hào)處理算法的實(shí)現(xiàn)系統(tǒng)是非常重要的。
　　 從算法到實(shí)現(xiàn)的映射包含兩個(gè)層次:較高的控制流與數(shù)據(jù)流層次即算法層,與較低的實(shí)現(xiàn)層次,每個(gè)層次的映射對(duì)算法最終實(shí)現(xiàn)

2、的性能都有著極大的影響。此外,每個(gè)數(shù)字信號(hào)處理算法的數(shù)據(jù)流與控制機(jī)制有著很大不同,導(dǎo)致實(shí)現(xiàn)結(jié)構(gòu)的不同。因而,本論文從優(yōu)化速度與功耗的角度出發(fā),研究不同平臺(tái)實(shí)現(xiàn)算法時(shí)不同的性能優(yōu)化方法,針對(duì)三個(gè)不同的數(shù)字信號(hào)處理算法,在不同的平臺(tái)上完成它們的實(shí)現(xiàn),并作速度與功耗的比較。
　　 本論文研究并實(shí)現(xiàn)的三個(gè)DSP算法是:FFT、FIR、Viterbi解碼的實(shí)現(xiàn),這三個(gè)算法在數(shù)字領(lǐng)域如無線通信、音頻視頻處理、互聯(lián)網(wǎng)等領(lǐng)域應(yīng)用得非常普遍。論文

3、利用軟件、FPGA和ASIC三種不同的平臺(tái)技術(shù),分別實(shí)現(xiàn)了這三種算法,并對(duì)實(shí)現(xiàn)結(jié)果的技術(shù)性能進(jìn)行了分析研究。在此基礎(chǔ)上,對(duì)一種新的針對(duì)速度和功耗優(yōu)化的平臺(tái)DRRA(Dynamically Reconfigurable Resources Array,由KTH開發(fā))進(jìn)行了前沿性應(yīng)用研究,并對(duì)DSP算法在DRRA上的實(shí)現(xiàn)做出了總結(jié)。此外,論文還研究了FPGA的功耗測試方法,構(gòu)建了兩種FPGA功耗測試平臺(tái),并從數(shù)學(xué)理論上對(duì)兩種平臺(tái)的測試結(jié)果和