版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、在計算機(jī)組成原理以及計算機(jī)系統(tǒng)結(jié)構(gòu)等教學(xué)實驗中,微處理器是進(jìn)行實驗的必備工具,它提供了學(xué)生實驗的軟硬件平臺。近幾年隨著計算機(jī)和微電子技術(shù)的發(fā)展,微處理器的設(shè)計和實現(xiàn)一直是國內(nèi)外研究的熱點。目前國外高校的計算機(jī)及電子相關(guān)課程都已經(jīng)把微處理器的設(shè)計作為一項重要內(nèi)容,實驗的靈活性以及留給學(xué)生的創(chuàng)作空間也很大。國內(nèi)傳統(tǒng)的計算機(jī)組成原理實驗是在微處理器結(jié)構(gòu)等都相對固定的情況下進(jìn)行的,學(xué)生主要進(jìn)行功能驗證,缺少自主設(shè)計和創(chuàng)新過程。為改變國內(nèi)微處理器
2、實驗教學(xué)現(xiàn)狀,必須改進(jìn)現(xiàn)有的微處理器教學(xué)方法,設(shè)計一種靈活性可靠性和可擴(kuò)展性兼具的微處理器實驗,充分發(fā)揮實驗作用。鑒于此,本論文進(jìn)行了實驗微處理器的設(shè)計研究。本微處理器采用Verilog硬件描述語言設(shè)計了該微處理器,在Xilinx SpartanⅡ系列XC2S150 FPGA上實現(xiàn),并且在實驗設(shè)備上驗證了所有的指令功能。
論文部分首先介紹了國內(nèi)外發(fā)展?fàn)顩r,微處理器實驗設(shè)計的意義以及本微處理器的開發(fā)環(huán)境與開發(fā)語言。對于微處理
3、器設(shè)計而言,指令系統(tǒng)的設(shè)計以及微處理器可以實現(xiàn)的操作類型,是設(shè)計微處理器首要考慮的問題,文章隨后介紹了指令集的構(gòu)建、實現(xiàn)的指令功能和多種尋址方式的實現(xiàn),將微處理器可實現(xiàn)的算術(shù)邏輯運算、移位轉(zhuǎn)移、出棧入棧、子程序調(diào)用、自增自減等操作一一說明;寄存器尋址、寄存器間接尋址、變址尋址、相對尋址、立即尋址、直接尋址、間接尋址等7種常用尋址方式的實現(xiàn)也有具體闡述。之后給出了微處理器的數(shù)據(jù)通路,控制器運算器部分的實現(xiàn)過程,這部分也是文章的重點介紹的部
4、分,對運算器和控制器的設(shè)計,應(yīng)該考慮速度和資源兩方面。文章介紹了運算器設(shè)計過程中對提高速度,減少占用資源方面的考慮所進(jìn)行的設(shè)計;控制器部分涉及內(nèi)部結(jié)構(gòu)以及實現(xiàn)方法、控制存儲器的分配設(shè)計、各種指令如何用微程序?qū)崿F(xiàn)等。文章最后通過兩個應(yīng)用程序,說明微處理器的工作過程。
本微處理器具有很好的通用性和靈活性,可根據(jù)不同的實驗要求下載微處理器的不同部分,進(jìn)行部件或整機(jī)實驗。對于難度要求不高的實驗者,可以先對指令系統(tǒng),指令格式,尋址方
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 16位RISC微處理器在FPGA上的設(shè)計與實現(xiàn).pdf
- 基于FPGA的32位RISC微處理器的設(shè)計與實現(xiàn).pdf
- 16位低功耗微處理器的設(shè)計.pdf
- 32位RISC微處理器的設(shè)計與實現(xiàn).pdf
- 基于fpga的微處理器設(shè)計
- 基于FPGA的VLIW微處理器設(shè)計實現(xiàn).pdf
- 基于fpga risc 結(jié)構(gòu)8位微處理器的設(shè)計與仿真
- 64位MIPS微處理器的模塊設(shè)計和FPGA驗證.pdf
- 64位微處理器中數(shù)據(jù)緩存的設(shè)計與實現(xiàn).pdf
- 8位RISC微處理器的設(shè)計.pdf
- 面向FPGA的OR1200軟核微處理器的優(yōu)化.pdf
- 8位risc微處理器設(shè)計與仿真
- 基于FPGA的32位RISC處理器設(shè)計與實現(xiàn).pdf
- 32位RISC微處理器核的設(shè)計.pdf
- 模糊微處理器的實現(xiàn)與實現(xiàn).pdf
- 32位RISC微處理器模塊設(shè)計.pdf
- 32位RISC微處理器設(shè)計研究.pdf
- 基于FPGA RISC 結(jié)構(gòu)8位微處理器的設(shè)計與仿真論文二稿.docx
- 基于FPGA的32位軟核處理器的設(shè)計與實現(xiàn).pdf
- 32位嵌入式微處理器的高速緩存的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論