面向能耗優(yōu)化的自適應(yīng)可重構(gòu)指令Cache研究.pdf

1、隨著集成電路設(shè)計(jì)進(jìn)入深亞微米和納米級(jí)工藝階段,SoC(System on Chip)的能耗問題日益嚴(yán)重,已經(jīng)成為制約SoC發(fā)展的主要因素之一。Cache作為最常用的片上存儲(chǔ)器,能有效彌補(bǔ)存儲(chǔ)子系統(tǒng)與處理器之間的速度差,對系統(tǒng)性能的優(yōu)化顯著。為了在運(yùn)行多種應(yīng)用程序時(shí)都能有較好系統(tǒng)性能,嵌入式微處理器通常將片上存儲(chǔ)器設(shè)計(jì)為較大的容量和較高的組關(guān)聯(lián)度,同時(shí)也帶來了較大的訪問能耗。
　　 事實(shí)上對于某些應(yīng)用程序或者同一程序的某些執(zhí)行階段

2、,采用較低的Cache配置即可保證較好的性能?？芍貥?gòu)Cache架構(gòu)能夠根據(jù)程序?qū)Υ鎯?chǔ)資源需求而自動(dòng)凋整Cache結(jié)構(gòu),對系統(tǒng)能耗的優(yōu)化具有重要的意義。本文搭建了一個(gè)容量和組關(guān)聯(lián)度可調(diào)的自適應(yīng)可重構(gòu)指令Cache架構(gòu)并設(shè)計(jì)了高效的自適應(yīng)可重構(gòu)算法,能夠準(zhǔn)確的監(jiān)測程序段的變化以及快速實(shí)現(xiàn)最優(yōu)Cache結(jié)構(gòu)的搜索。在監(jiān)測程序段變化過程中,本文將程序的整個(gè)執(zhí)行周期分為較小的時(shí)間間隔,通過監(jiān)測一定時(shí)間間隔內(nèi)的IPC(Instructions Pe

3、r Clock Cycle)值與Cache缺失率的變化情況來找到最佳的重構(gòu)時(shí)機(jī)。在Cache結(jié)構(gòu)搜索的過程中,本文對試探搜索方法進(jìn)行了一定的改進(jìn),在程序執(zhí)行過程中提取以分支工作集表示的程序段特征信息并記錄相應(yīng)的Cache配置參數(shù),通過程序階段特征的匹配為程序段找到最優(yōu)Cache配置從而避免重復(fù)的搜索過程。
　　 本文采用多個(gè)基準(zhǔn)測試程序?qū)λ岢龅淖赃m應(yīng)可重構(gòu)算法進(jìn)行了驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,采用可重構(gòu)指令Cache以及在自適應(yīng)可重構(gòu)