BGA封裝器件間互連的信號(hào)完整性分析和測(cè)試方法研究.pdf

1、隨著大規(guī)模集成電子系統(tǒng)和工藝技術(shù)的發(fā)展,各種新技術(shù)被用于電子系統(tǒng)的開(kāi)發(fā)和設(shè)計(jì)中。球柵陣列結(jié)構(gòu)(BGA)封裝技術(shù)作為其中的一種,以I/O口眾多,散熱性能良好,能實(shí)多芯片模塊(MCM)封裝要求的高密度和高性能等優(yōu)勢(shì),成為了SOC芯片封裝的一種趨勢(shì)。新的封裝技術(shù)會(huì)對(duì)電子系統(tǒng)的信號(hào)完整性帶來(lái)何種影響,如何對(duì)其進(jìn)行檢測(cè)成為了電路設(shè)計(jì)工程師必須面對(duì)的問(wèn)題。
　　本文主要針對(duì)高速電路中 BGA器件間互連的信號(hào)完整性問(wèn)題進(jìn)行了建模仿真分析,并對(duì)B

2、GA封裝器件間互連的信號(hào)完整性問(wèn)題的測(cè)試方法進(jìn)行了設(shè)計(jì)。本文主要工作如下:
　　1.根據(jù)信號(hào)完整性的相關(guān)理論,重點(diǎn)分析了其中的反射和串?dāng)_噪聲;
　　2.提取BGA焊點(diǎn)幾何參數(shù),建立BGA焊點(diǎn)三維模型,對(duì)BGA焊點(diǎn)進(jìn)行了反射和串?dāng)_仿真,分析了BGA焊點(diǎn)幾何尺寸和焊點(diǎn)布局對(duì)反射和串?dāng)_的影響;
　　3.基于IEEE1149.1標(biāo)準(zhǔn)的基礎(chǔ)上,利用MT故障模型的設(shè)計(jì)思路,設(shè)計(jì)實(shí)現(xiàn)基于JTAG的信號(hào)完整性測(cè)試構(gòu)架。主要包括設(shè)計(jì)矢量