硬件測試技術(shù)信號完整性測試分解

1、,硬件測試部 韓海磊 2009.5.24,客戶第一 | 陽光溝通 | 團(tuán)隊協(xié)作 | 擁抱變化 | 學(xué)習(xí)成長,信號完整性基礎(chǔ),不斷縮小的特征尺寸,為什么要進(jìn)行信號完整性分析？,信號邊緣速率越來越快片內(nèi)和片外時鐘速率越來越高系統(tǒng)和板級SI、EMC問題更加突出,越來越強(qiáng)的電路功能,電路的集成規(guī)模越來越大I/O數(shù)越來越多單板互連密度不斷加大,越來越強(qiáng)的市場競爭,推向市場的時間不斷減少開發(fā)成本成為主要推動力越來越強(qiáng)的市場競

2、爭一次性設(shè)計成功的挑戰(zhàn),Signal Integrity定義,信號完整性（Signal Integrity）：就是指電路系統(tǒng)中信號的質(zhì)量，如果在要求的時間內(nèi)，信號能不失真地從源端傳送到接收端，我們就稱該信號是完整的。,信號完整性它包含兩方面的內(nèi)容，一是獨(dú)立信號的質(zhì)量，另一個是時序。我們在電子設(shè)計的過程中不得不考慮兩個問題：信號有沒有按時到達(dá)目的地？信號達(dá)到目的地后它的質(zhì)量如何？我們做信號完整性分析的目的就是確認(rèn)高頻數(shù)字傳輸?shù)目煽啃?/p>

3、。,在數(shù)字系統(tǒng)中，信號以邏輯‘0’或者‘1’的方式從一個器件傳輸?shù)搅硗庖粋€器件，信號到底是‘0’還是‘1’一般來說它們都是有一個參考電平的。在接收端的輸入門里面，如果信號的電壓超過高電平參考電壓Vih，則該信號被識別為高邏輯；如果信號的電壓低于低電平的參考電壓Vil，則該信號就被識別為低邏輯。我們下面這個圖就是一個理想的信號,,信號完整性的一些概念,1.傳輸線（Transmission Line）：由兩個具有一定長度的導(dǎo)體組成回路的連接

4、線，我們稱之為傳輸線，有時也被稱為延遲線。傳輸線一共有四種:微波線,帶狀線,差分線和放射狀傳輸線,2.集總電路（Lumped circuit）：在一般的電路分析中，電路的所有參數(shù)，如阻抗、容抗、感抗都集中于空間的各個點(diǎn)上，各個元件上，各點(diǎn)之間的信號是瞬間傳遞的，這種理想化的電路模型稱為集總電路。3.分布式系統(tǒng)(Distributed System)：實(shí)際的電路情況是各種參數(shù)分布于電路所在空間的各處，當(dāng)這種分散性造成的信號延遲時間與信號

5、本身的變化時間相比已不能忽略的時侯，整個信號通道是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò)，這就是一個典型的分布參數(shù)系統(tǒng) 4.特征阻抗（Characteristic Impedance）：交流信號在傳輸線上傳播中的每一步遇到不變的瞬間阻抗就被稱為特征阻抗，也稱為浪涌阻抗，記為Z0?？梢酝ㄟ^傳輸線上輸入電壓對輸入電流的比率值(V/I)來表示,5.趨膚效應(yīng)（Skin effect）：指當(dāng)信號頻率提高時，流動電荷會漸漸向傳輸線的邊緣靠近，甚至中間將沒

6、有電流通過。與此類似的還有集束效應(yīng)，現(xiàn)象是電流密集區(qū)域集中在導(dǎo)體的內(nèi)側(cè) 6.反射（Reflection）：指由于阻抗不匹配而造成的信號能量的不完全吸收，發(fā)射的程度可以有反射系數(shù)ρ表示。,7.過沖/下沖（Over shoot/under shoot）：過沖就是指接收信號的第一個峰值或谷值超過設(shè)定電壓——對于上升沿是指第一個峰值超過最高電壓；對于下降沿是指第一個谷值超過最低電壓，而下沖就是指第二個谷值或峰值 8.振蕩：在一個時鐘周期中

7、,反復(fù)的出現(xiàn)過沖和下沖,我們就稱之為振蕩 9.串?dāng)_：串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾，這種干擾是由于傳輸線之間的互感和互容引起的。,10.地彈（Ground Bounce）：指由于封裝電感而引起地平面的波動，造成芯片地和系統(tǒng)地不一致的現(xiàn)象。主要的信號完整性問題包括反射、振蕩、地彈、串?dāng)_等,在信號完整性測試中主要的測量參數(shù)： 上升時間（risetime) :上升沿從10%到90%（

8、或者20%-80%）所需要的時間 下降時間（falltime）:下降沿從90%到10%（或者80%-20%）所需要的時間 過沖（Overshoot）:就是第一個峰值或谷值超過設(shè)定電壓――對于上升沿是指最高電壓 而對于下降沿是指最低電壓,下沖（undershoot）:就是第二個峰值或谷值超過設(shè)定電壓―― 對于上升沿過度地谷值或?qū)τ谙陆笛靥蟮胤逯怠?設(shè)置時間（settling time）就是對于一個振蕩的信號穩(wěn)定到指定的最終值

9、所需的時間,信號的偏移（skew）：是對于同一個網(wǎng)絡(luò)到達(dá)不同的接收器端之間的時間偏差。 Slew rate：就是邊沿斜率（－個信號的電壓相對時間改變的比率）。建立時間（setup time）：是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器；保持時間（hold time）：是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間， 如果保持時間不夠，數(shù)據(jù)同樣不能被打

10、入觸發(fā)器,電平?jīng)]有達(dá)到邏輯電平門限,負(fù)載過重傳輸線過長電平不匹配驅(qū)動速度慢,,常見的信號完整性現(xiàn)象及其產(chǎn)生的原因,多次跨越邏輯電平閾值錯誤,電感量過大阻抗不匹配,,延時錯誤(Propagation Delay),負(fù)載過重傳輸線過長驅(qū)動速度慢,,上沖/下沖,高速、大電流驅(qū)動阻抗未匹配電感量過大,,振鈴（不單調(diào)）,傳輸線過長串?dāng)_多負(fù)載阻抗不匹配,,昏睡的眼圖,原因很多：阻抗不連續(xù)，損耗…,,串行總線及測試從并行總線

11、到串行總線PCI Express簡介,總線發(fā)展的6大特點(diǎn):單端信令=> 差分信令并行數(shù)據(jù)=> 串行數(shù)據(jù)共享時鐘=> 嵌入式時鐘預(yù)加重擴(kuò)頻時鐘,總線發(fā)展的特點(diǎn),大的信號電壓擺幅更多的EMI干擾與噪聲, 較低的SNR,單端信令和差分信令比較,第一點(diǎn): 單端信令=> 差分信令,小的信號電壓擺幅, 更少的耗電更少的EMI干擾與噪聲, 差分信令去除共模噪聲, 實(shí)現(xiàn)較高的SNR,差分方法測量1個差分信號

12、2個通道A/D前相減運(yùn)放CMRR>30dB!不需De-Skew,差分信號測試方法,單端方法測量2個單端信號2個通道A/D后相減需要De-Skew,,,Data與CLK的Skew => 建立保持時間違反通過復(fù)雜的布線促使在接收端不違反建立保持時間速度高=> 建立保持時間窗口更小=> 更難控制布線傳輸延遲一致串行數(shù)據(jù)PCB占用空間較小測試建立保持時間=> 測試抖動,并行數(shù)據(jù)和串行數(shù)據(jù),第二點(diǎn):

13、 并行數(shù)據(jù)=> 串行數(shù)據(jù),PCB上的并行總線走線和串行總線走線,共享時鐘和嵌入式時鐘,第三點(diǎn): 共享時鐘=> 嵌入式時鐘,共享時鐘: 范例: PCI時鐘與數(shù)據(jù)分別不同路徑被傳送布線時要注意不能違反建立與保持時間源同步Source Synchronous: 范例: AGP單一Strobe, 或時鐘加Strobe, 并行多路數(shù)據(jù)源同步布線時要注意不能違反建立與保持時間串行差分: 范例: PCI-E單傳數(shù)據(jù), 不傳時

14、鐘, 接收端恢復(fù)時鐘布線時需要注意一對差分線的傳輸時延更簡潔的布線, 容易實(shí)現(xiàn)更長的傳輸距離與速度串行差分 需要注意：眼圖、抖動、阻抗連續(xù)性和匹配,抖動的定義為“信號的定時事件與其理想位置之間的偏差,抖動,按待測試信號的種類來劃分：時鐘抖動數(shù)據(jù)抖動,按計算方法來劃分：TIE抖動：信號周期相對于一個已知或恢復(fù)時鐘的誤差。Period抖動：是在多個周期內(nèi)對信號周期的變化進(jìn)行的測量。Cycle to Cycle抖動：是對信號

15、相鄰周期的變化進(jìn)行測量的結(jié)果。Half Period抖動：半個周期的抖動變化（與Period jitter的計算類似,例：某100MHz時鐘，第一個到第四個周期分別為9.9ns, 10.1ns, 9.9ns, 10.0ns，假設(shè)其理想時鐘固定在10nsTIE Jitter： T1 = 10-9.9 = 0.1, T2 = 10-10.1 = -0.1, T3 = 10-9.9 = 0.1 ,T4 = 10-10 = 0TI

16、E pk-pk jitter = 0.1 –(-0.1) = 0.2 nsTIE RMS jitter = 參數(shù)T1..T4 的標(biāo)準(zhǔn)偏差,Period Jitter?P1 = 9.9 P2 = 10.1 P3 = 9.9 P4 = 10?Period Jitter pk-pkvalue = 10.1 -9.9 = 0.2 ns?Period Jitter RMS value =參數(shù)P1..P4 的標(biāo)準(zhǔn)偏差Cycle to Cy

17、cle jitter?C1 = P2-P1 = 10.1-9.9 = 0.2 C2 = P3-P2 = 9.9-10.1 = -0.2 C3 = P4-P3 = 10-9.9 = 0.1?Cycle to cycle jitter PK-PK value = 0.4 ns?Cycle to cycle jitter RMS value =參數(shù)C1..C4 的標(biāo)準(zhǔn)偏差,抖動的分類,Tj：為在特定BER下的總抖動。Dj：固有抖動是總

18、抖動的峰－峰非隨機(jī)部分。該參數(shù)是所測得的周期性抖動（Pj）的峰－峰值和數(shù)據(jù)相關(guān)性抖動（DDj）之和。DJ 的最常見原因，包括反射、串音、開關(guān)噪聲以及電磁干擾EMI。Pj：周期性抖動（有時稱為“正弦抖動”）是由與數(shù)據(jù)信號不相關(guān)的原因引起的抖動。該DJ 組件來自于相鄰的電路，例如電源噪聲、片上振蕩器、數(shù)據(jù)總線等，我們可以觀測其抖動頻率成分，再根據(jù)其抖動頻率成分找到抖動源，采取相關(guān)措施減少抖動。DCD：占空比失真是在所捕獲的波形中測量所有

19、脈沖得到的正向脈沖（低－高－低）和負(fù)向脈沖（高－低－高）之間的寬度的平均差。ISI：碼間干擾抖動是數(shù)據(jù)跳變序列相關(guān)的系統(tǒng)影響導(dǎo)致的峰－峰抖動。Rj：隨機(jī)抖動被認(rèn)為是服從高斯分布并且是無界的，Rj的主要來源是熱噪聲， Rj（隨機(jī)抖動）＝(Tj-Dj)/N，N 是相對應(yīng)所選BER（或者置信區(qū)間）的標(biāo)準(zhǔn)偏差的數(shù)量。,眼圖的形成,傳統(tǒng)眼圖,實(shí)時眼圖：,預(yù)加重Pre-Emphasis,Fequency Dependent Loss: 基本

20、上傳輸線是一低通濾波器, 信號傳輸時高頻的含量比低頻含量損耗得更厲害, 預(yù)加重是將信號的幅度在跳變時加大在PCI , Express當(dāng)中, 規(guī)范要求跳變時的幅度比沒有跳變時高3.5dB,對時鐘進(jìn)行調(diào)制, 調(diào)制信號的頻率通常在30-33KHz范圍內(nèi), 而調(diào)制過程是將時鐘的頻率比其額定的頻率調(diào)偏0.25%～4%范圍內(nèi), 所謂的Down Spreading, 經(jīng)過調(diào)制后的效果是將時鐘的頻譜擴(kuò)散, 減低時鐘通過EMI對外部的干擾,擴(kuò)