基于FPGA的CFAR開發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、目前利用FPGA開發(fā)平臺(tái)實(shí)現(xiàn)CFAR(Constant False Alarm Rate)算法缺少通用的CFAR資源庫(kù)支持，開發(fā)效率低、工程實(shí)現(xiàn)效率不高。為了提高CFAR算法開發(fā)效率，同時(shí)滿足雷達(dá)信號(hào)處理的基本要求，本文提出了基于FPGA的CFAR開發(fā)系統(tǒng)的設(shè)計(jì)。
　　本文首先根據(jù)開發(fā)系統(tǒng)的基本要求和實(shí)現(xiàn)功能確立了開發(fā)系統(tǒng)的總體設(shè)計(jì)方案。它主要包括FPGA硬件開發(fā)平臺(tái)和軟件開發(fā)平臺(tái)兩部分。FPGA硬件開發(fā)平臺(tái)提供CFAR處理算法專

2、用芯片的驗(yàn)證和雷達(dá)采集模塊的通信接口。軟件開發(fā)平臺(tái)用于開發(fā)設(shè)計(jì)中所需要的資源庫(kù)以及對(duì)資源庫(kù)內(nèi)模塊實(shí)現(xiàn)調(diào)用，最后實(shí)現(xiàn)所需要的CFAR算法。其中CFAR資源庫(kù)的設(shè)計(jì)為本文的重點(diǎn)。本文主要研究了均值類和統(tǒng)計(jì)類CFAR的基本結(jié)構(gòu)，歸納出兩類CFAR的數(shù)學(xué)模型。均值類CFAR算法包括N抽頭緩存器單元、保護(hù)單元、累加求和單元、最大值單元、最小值單元。統(tǒng)計(jì)類CFAR算法包括排序機(jī)模型、統(tǒng)計(jì)計(jì)數(shù)模型。為了保證CFAR處理器能夠適應(yīng)不同雷達(dá)數(shù)據(jù)格式，設(shè)計(jì)