基于系統(tǒng)芯片應(yīng)用的高性能低壓差線性穩(wěn)壓器設(shè)計.pdf

1、本研究針對系統(tǒng)芯片(SOC)應(yīng)用的需求,主要提出了兩款側(cè)重不同性能的低壓差線性穩(wěn)壓器(LDO),即高電源抑制(PSR)的LDO和無片外電容的快速瞬態(tài)響應(yīng)LDO。
　　 高PSR的LDO部分,首先實現(xiàn)了一個具有PSR性能的電壓基準(zhǔn),其特點是:1)帶隙基準(zhǔn)核心輸出端直接置于負(fù)反饋環(huán)路中,且電源輸入到基準(zhǔn)電壓輸出端具有最少的信號通路,從而適于實現(xiàn)高電源抑制性能；2)在電壓基準(zhǔn)中引入預(yù)穩(wěn)壓電路,將帶隙基準(zhǔn)核心電路與電源輸入隔離開來,從而

2、提高了電源輸入端和基準(zhǔn)電壓端間信號通路的阻抗；3)在預(yù)穩(wěn)壓端引入了額外的高增益負(fù)反饋環(huán)路,這樣進(jìn)一步提高了預(yù)穩(wěn)壓端的電源抑制比；以上設(shè)計,確保了電壓基準(zhǔn)有足夠高的電源抑制性能,從而避免了對LDO系統(tǒng)的電源抑制性能形成限制。之后,針對LDO主誤差放大器對系統(tǒng)整體電源抑制性能的影響,分析了兩級誤差放大器的8種不同結(jié)構(gòu)的電源抑制性能,并最終采用N-DA+P-CS的誤差放大器結(jié)構(gòu):其優(yōu)勢是能夠?qū)㈦娫醇y波信號以接近1的小信號增益引入到功率管柵極,

3、這樣功率管的柵源電壓中的電源紋波分量被幾乎完全消除,LDO系統(tǒng)的電源抑制性能得到了提高。測試結(jié)果顯示本設(shè)計實現(xiàn)在負(fù)載電流為300mA的滿載條件下,直流PSR-76.1dB,1kHz-77.8dB的電源抑制性能。
　　 無片外電容的快速瞬態(tài)響應(yīng)LDO部分,針對LDO瞬態(tài)響應(yīng)性能的決定因素,在LDO系統(tǒng)結(jié)構(gòu)中引入了兩個瞬態(tài)響應(yīng)增強(qiáng)模塊:1)微分器瞬態(tài)響應(yīng)增強(qiáng)模塊,其特點是監(jiān)測輸出電壓端的過沖信號:當(dāng)輸出電壓出現(xiàn)過沖時,微分器環(huán)路將對