高速8B10B編碼器及FIFO的研究與實(shí)現(xiàn).pdf

1、隨著信息量的不斷增長(zhǎng)與對(duì)遠(yuǎn)距離傳輸?shù)男枨螅瑐鹘y(tǒng)并行接口面臨的遠(yuǎn)距離傳輸及線路復(fù)雜度問(wèn)題成為其提高數(shù)據(jù)傳輸速率的瓶頸，而串行傳輸線路簡(jiǎn)單、干擾較小、成本較低，已被越來(lái)越廣泛地采用，高速串行/解串器(SerDes)作為用于光纖通信的串行通信技術(shù)，現(xiàn)在被越來(lái)越多的應(yīng)用于串行接口通信系統(tǒng)中。因此，對(duì)SerDes系統(tǒng)及其組成模塊的研究具有重要的應(yīng)用價(jià)值。
　　 本文主要研究了高速SerDes中的8B/10B編碼器和FIFO的設(shè)計(jì)與實(shí)現(xiàn)。對(duì)

2、于高速8B/10B編碼器，在研究了8B/10B編碼技術(shù)及傳統(tǒng)編碼器結(jié)構(gòu)的基礎(chǔ)上，采用TSMC0.18μmCMOS工藝設(shè)計(jì)了插入一級(jí)寄存器的8B/10B編碼器，并對(duì)其進(jìn)行了流片和測(cè)試，測(cè)試結(jié)果表明所設(shè)計(jì)的流水線結(jié)構(gòu)8B/10B編碼器能夠應(yīng)用于6.25Gb/sSerDes系統(tǒng)中，且最高工作頻率達(dá)1.1GHz，最高速率下的功耗為20.16mW。
　　 對(duì)FIFO則通過(guò)分析其中SRAM各組成部分的原理得到了對(duì)其速度產(chǎn)生影響的因素及影響的