

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、SerDes是英文 Serializer(串行器)/Deserializer(解串器)的簡稱,它是一種用于實現(xiàn)中遠距離高速通信的接口器件。SerDes接口常被選作PCI-Express、千兆以太網(wǎng)和光纖通信等通信協(xié)議的物理層實現(xiàn)方案,廣泛地用于芯片之間、板卡之間和設(shè)備之間的高速互聯(lián)。
本文首先介紹了4種 SerDes的基本原理和應(yīng)用領(lǐng)域,然后在分析了8b/10b SerDes的一般結(jié)構(gòu)、功能模式和常用的性能參數(shù)指標的基礎(chǔ)上,提
2、出采用自頂向下的設(shè)計方法實現(xiàn)一個8b/10b SerDes接口電路。即首先定義系統(tǒng)的架構(gòu)、端口、功能模式和技術(shù)指標,然后將整個電路劃分成若干子模塊,確定各子模塊的指標參數(shù)和實現(xiàn)技術(shù),最后將各子模塊電路進行整合,仿真驗證整個8b/10b SerDes接口電路的功能。
本文的第四章介紹了8b/10b SerDes中數(shù)字模塊的設(shè)計和驗證,這些數(shù)字模塊包括:8b/10b編解碼器、Comma檢測器和串并/并串轉(zhuǎn)換電路。8b/10b編解碼
3、器、Comma檢測器電路的工作頻率較低,可采用半定制的設(shè)計方法來進行設(shè)計驗證,即首先分析8b/10b編解碼的原理和Comma檢測的原理,總結(jié)Comma檢測器可能出現(xiàn)錯誤的情況,進行編解碼器電路和Comma檢測器的RTL級電路設(shè)計,然后使用仿真工具Modelsim驗證設(shè)計功能。仿真結(jié)果表明8b/10b編解碼器、Comma檢測器的功能正確,符合設(shè)計要求。串并/并串轉(zhuǎn)換電路采用全定制的設(shè)計方法進行電路的設(shè)計驗證。使用仿真工具Hspice對電路
4、進行仿真,仿真結(jié)果表明該電路性能達到設(shè)計要求。
論文最后利用邏輯綜合工具 Design Compiler,實現(xiàn)了8b/10b編解碼器和Comma檢測器的電路。并搭建基于Hsim和NC-Verilog的數(shù)?;旌戏抡嫫脚_,通過數(shù)?;旌戏抡嫱瓿蓪θ酒δ艿尿炞C,結(jié)果表明,本文設(shè)計的SerDes芯片的關(guān)斷模式、單工工作模式、雙工工作模式和測試模式功能正確。雙工工作模式的功耗為330mW,當(dāng)傳輸數(shù)據(jù)率為2.5Gbps時,誤碼率小于10
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于SerDes芯片8b-10b編解碼電路的設(shè)計及驗證.pdf
- 基于FPGA的高速8B-10B編解碼電路設(shè)計.pdf
- 8b-10b架構(gòu)SerDes芯片的設(shè)計與實現(xiàn).pdf
- 光纖通道8B-10B編碼的CPLD實現(xiàn)與驗證.pdf
- 高速SERDES接口的關(guān)鍵電路設(shè)計.pdf
- 基于IEEE 1394b的SerDes芯片數(shù)字電路設(shè)計與實現(xiàn).pdf
- 光纖通道8B-10B編解碼的ASIC研究與設(shè)計.pdf
- 高速8B-10B解碼器的ASIC實現(xiàn)研究.pdf
- 面向2.5gserdes的8b10b編解碼電路設(shè)計與測試
- 基于改進的8B-10B擾碼理論的光伏逆變器通信研究.pdf
- 用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計.pdf
- 基于8bitMCU的兩種接口電路設(shè)計.pdf
- serdes電路設(shè)計的一點想法
- FT-SerDes CDR關(guān)鍵電路設(shè)計.pdf
- 基于GALS技術(shù)的SoC研究及接口電路設(shè)計.pdf
- 基于多階信號調(diào)制技術(shù)的高速SerDes物理層電路設(shè)計優(yōu)化.pdf
- 一款8b-10bSerDes電路的設(shè)計.pdf
- 10Gbps SerDes中的高速接口設(shè)計.pdf
- SerDes接口電路中transmitter模塊的低功耗設(shè)計.pdf
- 高速光互連技術(shù)VSR5實驗系統(tǒng)與8B10B編碼器的設(shè)計.pdf
評論
0/150
提交評論