光纖通道8B-10B編碼的CPLD實(shí)現(xiàn)與驗(yàn)證.pdf

1、本文首先詳細(xì)分析了光纖通道協(xié)議FC-1層的直流平衡8B/10B編碼的原理和功能，并歸納了編碼規(guī)則與Disparity屬性之間的內(nèi)在聯(lián)系。在此基礎(chǔ)上，提出了一種新的算法來(lái)設(shè)計(jì)8B/10B編碼IP核。其中編碼器由數(shù)據(jù)字符編碼、控制字符編碼和Disparity運(yùn)算三個(gè)模塊組成，這樣不僅提高了時(shí)序性能又增加了模塊搭建的靈活性，其優(yōu)點(diǎn)在多字節(jié)并行編碼中體現(xiàn)得尤其突出。同編碼器類似，將解碼器分成錯(cuò)誤傳輸字符檢測(cè)、數(shù)據(jù)字符解碼、控制字符解碼和Disp

2、arity驗(yàn)證四部分，其中錯(cuò)誤傳輸字符檢測(cè)和Disparity驗(yàn)證是這一部分的難點(diǎn)所在。此外，完成了CRC校驗(yàn)的硬件實(shí)現(xiàn)，其用作8B/10B編碼的一種必要的補(bǔ)充，以提高數(shù)據(jù)流完整性的檢測(cè)性能。 采用VHDL來(lái)實(shí)現(xiàn)各個(gè)模塊的硬件功能，并利用DA(Design Analyzer)、Quartus-Ⅱ以及：Modelsim等EDA工具完成綜合和仿真。此外本文還對(duì)并行結(jié)構(gòu)、流水線結(jié)構(gòu)等不同的實(shí)現(xiàn)方式作了詳細(xì)的數(shù)據(jù)分析。最終的結(jié)果表明，該