基于Teradyne J750測(cè)試平臺(tái)的射頻芯片低成本測(cè)試方案開發(fā)及實(shí)現(xiàn).pdf

1、隨著芯片功能不斷的復(fù)雜化、多樣化，對(duì)于應(yīng)用于量產(chǎn)測(cè)試中的測(cè)試機(jī)臺(tái)的性能要求越來越高，而測(cè)試成本也已成為芯片成本中不可忽略的因素。常見的降低測(cè)試成本的途徑有：減少測(cè)試時(shí)間，優(yōu)化測(cè)試流程，采用并行測(cè)試技術(shù)、選擇低端機(jī)臺(tái)實(shí)現(xiàn)測(cè)試方案等。除此之外，還可以采用DFT的手段來降低對(duì)測(cè)試機(jī)臺(tái)的要求，從而實(shí)現(xiàn)降低測(cè)試機(jī)臺(tái)成本的目的。
　　針對(duì)測(cè)試低成本化的發(fā)展需求，本論文旨在探討利用PXI具有高精度的射頻測(cè)試能力的特點(diǎn)結(jié)合較低端測(cè)試平臺(tái)穩(wěn)定適用大

2、生產(chǎn)測(cè)試的優(yōu)勢(shì)，開發(fā)并實(shí)現(xiàn)一種集中兩者優(yōu)勢(shì)的低成本射頻測(cè)試方案，即在低端機(jī)臺(tái)上結(jié)合PXI高精度測(cè)試儀表實(shí)現(xiàn)測(cè)試方案開發(fā)?；赑XI的自動(dòng)測(cè)試系統(tǒng)具有很好的性能價(jià)格比，易于擴(kuò)展，此種測(cè)試方案具有投資小、開發(fā)周期短、測(cè)試精度高等優(yōu)點(diǎn)，是低成本測(cè)試方案的理想選擇。
　　本論文論證了PXI與ATE結(jié)合的可能性，設(shè)計(jì)并實(shí)現(xiàn)了基于TeradyneJ750測(cè)試平臺(tái)，結(jié)合PXI儀表N15651和Aeroflex3035，使用IG-XL測(cè)試軟件開發(fā)

3、測(cè)試程序，共同完成射頻信號(hào)類芯片測(cè)試方案的開發(fā)。此次設(shè)計(jì)包括外掛儀表選型和測(cè)試程序開發(fā)兩方面，并在此基礎(chǔ)上，應(yīng)用于量產(chǎn)測(cè)試，有效地實(shí)現(xiàn)了降低測(cè)試成本的目的。
　　本文對(duì)于測(cè)試項(xiàng)相對(duì)簡(jiǎn)單但輸入頻率較高的射頻芯片提供了一種切實(shí)可行、經(jīng)濟(jì)有效、具有生產(chǎn)價(jià)值的基于自動(dòng)測(cè)試機(jī)臺(tái)的解決方案，同時(shí)，也為在芯片出貨壓力大，生產(chǎn)機(jī)時(shí)有限的情況下，均衡機(jī)臺(tái)測(cè)試產(chǎn)量，緩解生產(chǎn)壓力提供了一個(gè)有效可行的解決方案。
　　這是業(yè)界第一次將PXI外掛儀表測(cè)