2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩71頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、在無線通信領(lǐng)域,由于軟件無線電技術(shù)的提出,接收機(jī)由傳統(tǒng)的模擬接收逐步轉(zhuǎn)向數(shù)字化,基于后續(xù)數(shù)字信號處理的數(shù)字接收機(jī)大大提高了接收性能,接收機(jī)的性能不再受限于模擬器件。隨著通信技術(shù)的發(fā)展,信號的接收和處理朝著大帶寬高速率的方向發(fā)展。
  本文結(jié)合項(xiàng)目實(shí)際需求著重研究數(shù)字接收機(jī)采集信號處理單元的硬件實(shí)現(xiàn)。首先從數(shù)字接收機(jī)的整體結(jié)構(gòu)出發(fā),介紹接收機(jī)各組成模塊及相應(yīng)功能,描述直接采樣接收和超外差式變頻接收前端的具體電路設(shè)計(jì),并在此基礎(chǔ)上提出

2、接收機(jī)采集信號處理單元的總體設(shè)計(jì)方案。采集單元選用兩片高速模數(shù)轉(zhuǎn)換芯片(ADC),提供兩通道200MHz16bit高速采樣,信號處理單元以兩片Virtex-6系列FPGA和兩片高性能DSP為處理器,配以高速大容量DDR2存儲器以及GTX、RapidIO等高速信號接口,共同組成高速采集處理存儲系統(tǒng)。
  其次,針對采集信號處理單元的各主要功能模塊進(jìn)行具體的硬件設(shè)計(jì)。論文重點(diǎn)描述了高速ADC、高性能FPGA和DSP、芯片間高速互聯(lián)、D

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論