高速邏輯分析儀硬件系統(tǒng)設(shè)計(jì).pdf

1、該文第一章是引言部分，介紹了數(shù)字系統(tǒng)的基本特征及邏輯分析儀在數(shù)據(jù)域測試中的應(yīng)用，國內(nèi)外邏輯分析儀的發(fā)展概況，還介紹了該課題的任務(wù).第二章闡述了高速虛擬邏輯分析儀硬件結(jié)構(gòu)設(shè)計(jì)，介紹了該邏輯分析儀的硬件總體結(jié)構(gòu)設(shè)計(jì)，數(shù)據(jù)采集及控制板與嵌入式計(jì)算機(jī)的接口.該章還介紹了數(shù)據(jù)通道的設(shè)計(jì)及各部分的作用，重點(diǎn)探討了延遲網(wǎng)絡(luò)的作用，最后還介紹了觸發(fā)的作用及其實(shí)現(xiàn)的原理以及探頭電路的設(shè)計(jì)原理.第三章詳細(xì)闡述了數(shù)據(jù)采集與存儲(chǔ)電路的設(shè)計(jì)，重點(diǎn)論述了高速數(shù)據(jù)采

2、集通道的設(shè)計(jì)，時(shí)鐘電路及毛刺識(shí)別電路的設(shè)計(jì).第四章闡述了觸發(fā)與存儲(chǔ)控制電路的設(shè)計(jì)，介紹了觸發(fā)與跟蹤原理，論述了觸發(fā)識(shí)別電路，觸發(fā)與存儲(chǔ)控制電路的設(shè)計(jì)，介紹了延遲觸發(fā)、序列及組合觸發(fā)以及限定存儲(chǔ)的實(shí)現(xiàn)方法.第五章介紹了各控制電路在CPLD中的實(shí)現(xiàn)，重點(diǎn)闡述了分頻時(shí)鐘電路、譯碼電路、觸發(fā)識(shí)別電路、限定識(shí)別電路、觸發(fā)與存儲(chǔ)控制電路及計(jì)數(shù)器電路的設(shè)計(jì).第六章介紹了數(shù)據(jù)采集與控制板的驅(qū)動(dòng)軟件的設(shè)計(jì)，詳細(xì)闡述了自檢程序、數(shù)據(jù)采集與控制程序以及數(shù)據(jù)讀