

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、<p><b> 邏輯分析儀的設(shè)計(jì)</b></p><p><b> 作者姓名: </b></p><p> 專業(yè)名稱:電子信息科學(xué)與技術(shù)</p><p><b> 指導(dǎo)教師: </b></p><p><b> 摘要</b></
2、p><p> 邏輯分析儀用于涉及大量信號(hào)或復(fù)雜的觸發(fā)器要求的數(shù)字測(cè)量,但是以往的獨(dú)立式邏輯分析儀不僅結(jié)構(gòu)復(fù)雜,而且價(jià)格昂貴。文章介紹了一種基于單片機(jī)的邏輯分析儀,闡述了邏輯分析儀的硬件電路設(shè)計(jì)和軟件設(shè)計(jì)部分。通過本次設(shè)計(jì)實(shí)踐證明該邏輯分析儀不僅結(jié)構(gòu)簡單、成本較低,而且具有通道數(shù)量多、捕獲速度快、性能穩(wěn)定等特點(diǎn)。</p><p> 本系統(tǒng)的設(shè)計(jì)電路由8位數(shù)字信號(hào)發(fā)生器電路、數(shù)據(jù)采集電路、功能
3、控制系統(tǒng)、顯示電路四部分構(gòu)成。8位數(shù)字信號(hào)發(fā)生器電路:由單片機(jī)、液晶、按鍵等元器件組成,可以產(chǎn)生8路循環(huán)移位邏輯信號(hào)序列,并能設(shè)定、調(diào)節(jié)并顯示預(yù)置值。數(shù)據(jù)采集電路:由單片機(jī)控制,含有RAM及8位輸入電路等,能夠采集并存儲(chǔ)輸入的8位邏輯序列。功能控制系統(tǒng):它也是由單片機(jī)控制,完成設(shè)定、顯示、調(diào)整系統(tǒng)各功能項(xiàng)的任務(wù)。顯示電路:主要由可編程邏輯器件CPLD和電平移位及掃描電路組成,用于將RAM中的8路邏輯序列取出,將其高速送入示波器穩(wěn)定顯示。
4、</p><p> 關(guān)鍵詞:邏輯分析儀 AT89C51 數(shù)字信號(hào)發(fā)生器 示波器</p><p><b> Abstract</b></p><p> Logic Analyzer used to involve a lot of signal digital measurement requirements or complex
5、triggers, but independent Logic Analyzer in the past not only complicated and expensive. This article describes a kind of logic analysis instrument based on single-chip, in this paper, the logical analyzer design of hard
6、ware circuit and the software design part. Through this design practice proves that the logical analyzer is not only simple structure, low cost, and has the number of channels, capture spee</p><p> The syst
7、em design of circuit consists of 8-bit data acquisition circuit for digital signal generator circuit, four part, features, display control system circuit. 8-bit digital signal generator circuit: it is made of single-chip
8、, LCD, press the key components, and so on, can produce 8 cyclic shift logic signal sequences, and can establish, regulate and displays the preset value. Data acquisition circuit: single-chip control, with RAM and 8-bit
9、input circuit, to collect and enter a sequence of 8-</p><p> Keywords: logic analyzer, AT89C51, digital waveform generators, oscilloscope</p><p><b> 目錄</b></p><p><
10、b> 摘要I</b></p><p> AbstractII</p><p><b> 目錄III</b></p><p><b> 前言1</b></p><p><b> 1 概述2</b></p><p>
11、 1.1 邏輯分析儀的作用及地位2</p><p> 1.1.1 邏輯分析儀的需求2</p><p> 1.1.2 邏輯分析儀介紹3</p><p> 1.1.3 邏輯分析儀的應(yīng)用4</p><p> 1.2 邏輯分析儀的發(fā)展?fàn)顩r4</p><p> 1.3 設(shè)計(jì)的提出5</p&
12、gt;<p> 2 系統(tǒng)工作原理6</p><p> 2.1 系統(tǒng)組織結(jié)構(gòu)6</p><p> 2.2 系統(tǒng)原理框圖7</p><p> 3 系統(tǒng)硬件設(shè)計(jì)8</p><p> 3.1 硬件器材的選擇與應(yīng)用8</p><p> 3.1.1 單片機(jī)概述8</p>
13、<p> 3.1.2 設(shè)計(jì)采用芯片及其引腳介紹9</p><p> 3.2 數(shù)字信號(hào)發(fā)生器模塊的實(shí)現(xiàn)14</p><p> 3.3 信號(hào)采集處理電路設(shè)計(jì)與實(shí)現(xiàn)15</p><p> 3.4 功能實(shí)現(xiàn)模塊17</p><p> 3.4.1 按鍵實(shí)現(xiàn)電路17</p><p>
14、3.4.2 CPLD顯示電路18</p><p> 3.4.3 D/A轉(zhuǎn)換電路19</p><p> 3.4.4 硬件的抗干擾措施20</p><p> 4 系統(tǒng)軟件設(shè)計(jì)21</p><p> 4.1 軟件主要功能控制21</p><p> 4.2 數(shù)據(jù)采集及顯示流程圖23</p
15、><p> 4.3 中斷程序流程圖23</p><p> 4.4 電路保護(hù)流程圖24</p><p> 5 系統(tǒng)測(cè)試27</p><p> 5.1 測(cè)試儀器27</p><p> 5.2 測(cè)試方法27</p><p> 5.2.1 數(shù)字信號(hào)發(fā)生器的測(cè)試27<
16、/p><p> 5.2.2 系統(tǒng)的測(cè)試28</p><p> 5.3 誤差分析30</p><p><b> 結(jié)論31</b></p><p><b> 參考文獻(xiàn)33</b></p><p><b> 致謝34</b></p&g
17、t;<p><b> 附錄:35</b></p><p><b> 前言</b></p><p> 隨著通信技術(shù)的的越加技術(shù)純熟,通信技術(shù)在半導(dǎo)體器件出現(xiàn)后開始從以前的只對(duì)模擬信號(hào)進(jìn)行變換和傳輸發(fā)展為現(xiàn)在的可以將語音和圖像信號(hào)用數(shù)字技術(shù)變換成數(shù)字信號(hào)后,再在線路上進(jìn)行傳輸。</p><p> 但是在
18、近十年中由于大規(guī)模集成電路技術(shù)的發(fā)展,生產(chǎn)了大容量的半導(dǎo)體存貯器、移位寄存器,以及廣泛應(yīng)用的微處理器芯片和許多支持芯片。在這些器件以及應(yīng)用這些器件的電路和系統(tǒng)中采用數(shù)據(jù)表示信息。這個(gè)數(shù)據(jù)可以是存貯器的地址或該地址單元中所存放的內(nèi)容,而這個(gè)內(nèi)容可以是程序中某條指令或要操作的數(shù)據(jù)。這些數(shù)據(jù)及其控制信號(hào)的其中一個(gè)特點(diǎn)就是它們都是邏輯信號(hào),可以表示為高電平或低電平,或表示為邏輯“ 1 ” 或邏輯“ 0 ”, 只有這兩種狀態(tài)。數(shù)據(jù)信號(hào)的另一個(gè)特點(diǎn)
19、就是它是由幾個(gè)比特(bit)的邏輯狀態(tài)來組成一個(gè)具體的數(shù)據(jù)字(word)。在數(shù)字通信中它們以串行方式進(jìn)行傳輸, 如以五位或七位代碼表示一個(gè)量值或控制信號(hào)。數(shù)據(jù)信號(hào)的第三個(gè)特點(diǎn)是邏輯信號(hào)往往是隨機(jī)的,非周期性信號(hào), 甚至是間歇出現(xiàn)的信號(hào)。</p><p> 傳統(tǒng)的示波器往往比較適合觀察周期性的重復(fù)出現(xiàn)的模擬信號(hào)或脈沖信號(hào)。但是對(duì)隨機(jī)的非周期信號(hào)是很難穩(wěn)定同步的。而且在現(xiàn)有示波器中一般只有雙蹤交替掃描顯示, 所以它
20、們不能觀察顯示多通道的并行邏輯狀態(tài)。并且示波器是由被測(cè)信號(hào)的波形電平去觸發(fā)產(chǎn)生掃描來顯示被測(cè)信號(hào),它不能捕捉特定的數(shù)據(jù)字,不能由特定的地址或指令來進(jìn)行觸發(fā), 以便觀察顯示相應(yīng)的數(shù)據(jù)序列。一般示波器的第三個(gè)主要缺點(diǎn)是沒有數(shù)據(jù)存貯能力,所以就不能捕捉和保存瞬刻即逝的信號(hào)。</p><p><b> 1 概述</b></p><p> 1.1 邏輯分析儀的作用及地位
21、</p><p> 1.1.1 邏輯分析儀的需求</p><p> 隨著科學(xué)技術(shù)的發(fā)展,不僅網(wǎng)絡(luò)技術(shù)得到了發(fā)展,大規(guī)模集成電路、可編程邏輯器件、高速數(shù)據(jù)信號(hào)處理器和計(jì)算機(jī)技術(shù)等高新技術(shù)也得到迅猛發(fā)展?,F(xiàn)在為解決數(shù)字設(shè)備、計(jì)算機(jī)及VLSI 等電路在研制、生產(chǎn)、檢修和維護(hù)中的測(cè)試問題,出現(xiàn)了一類新的測(cè)試設(shè)備。在電子器械中主要運(yùn)用的信息載體主要是二進(jìn)制數(shù)據(jù)流,現(xiàn)在除了有頻域或時(shí)域的測(cè)量外,
22、又有新的一類測(cè)量把這一類測(cè)試統(tǒng)稱為數(shù)據(jù)域(Data Domain)測(cè)試,即有關(guān)數(shù)字系統(tǒng)的測(cè)試稱為數(shù)據(jù)域測(cè)試。以離散時(shí)間或事件出現(xiàn)的次序?yàn)樽宰兞?,狀態(tài)值為因變量的函數(shù)關(guān)系屬數(shù)據(jù)域范疇。具有以下一些特征: (1) 數(shù)字信息幾乎都是多位傳輸?shù)摹?(2) 數(shù)字信息是按時(shí)序傳遞的。 (3) 許多信號(hào)僅發(fā)生一次。有些信號(hào)雖然可以重復(fù)發(fā)生,但是它們是非周期性的。 (4) 造成系統(tǒng)出錯(cuò)的誤碼?;煸谝淮_的數(shù)據(jù)流中,實(shí)際上只有錯(cuò)誤已經(jīng)發(fā)生以后才能辨認(rèn)出
23、來。 (5) 信號(hào)的速度變換范圍很大(如高速運(yùn)行的主機(jī)和低速的外圍設(shè)備)。顯然,對(duì)數(shù)字系統(tǒng)的檢測(cè)不可能象對(duì)模擬系統(tǒng)那樣。用示波器及一般的電子測(cè)量儀器是難以觀察和測(cè)量數(shù)字信息的。</p><p> 以上特點(diǎn)決定了對(duì)數(shù)字系統(tǒng)基本的檢測(cè)要求:</p><p> a、跟蹤與分析狀態(tài)數(shù)據(jù)流。這是對(duì)數(shù)字系統(tǒng)進(jìn)行功能分析所必須的基本測(cè)量。跟蹤狀態(tài)流需要利用地址總線,最好同時(shí)也能觀察數(shù)據(jù)總線,以便分析
24、總線的全面工作情況。由于有的總線是復(fù)用的,因此要求測(cè)量時(shí)有選擇數(shù)據(jù)的能力。</p><p> b、為了監(jiān)視數(shù)據(jù)線上的數(shù)據(jù)流,需要設(shè)置一個(gè)觀察參考點(diǎn),由它來決定需要捕獲的對(duì)分析有意義的那部分?jǐn)?shù)據(jù)。</p><p> c、分析異步總線時(shí),需要了解各信號(hào)狀態(tài)序列和每個(gè)信號(hào)在給定狀態(tài)的持續(xù)時(shí)間,以便判定系統(tǒng)是否按正確的時(shí)序運(yùn)行。這要求能分析信號(hào)狀態(tài)之間的時(shí)間關(guān)系。</p><
25、;p> d、來自系統(tǒng)內(nèi)部或外界的干擾及毛刺常引起硬件出錯(cuò),這樣就需要捕捉干擾或毛刺,并把它們顯示出來。</p><p> 1.1.2 邏輯分析儀介紹</p><p> 邏輯分析儀是用來分析數(shù)字系統(tǒng)邏輯關(guān)系的一種儀器。它屬于總線分析儀一類的數(shù)據(jù)域測(cè)試儀器,它主要用于查找總線(或多線)相關(guān)性故障。</p><p> 對(duì)于數(shù)據(jù)域的測(cè)試,邏輯分析儀是最典型的
26、測(cè)試儀器。它一方面是分析數(shù)字系統(tǒng)和計(jì)算機(jī)軟、硬件最有力的工具,另一方面它本身又與微計(jì)算機(jī)緊密結(jié)合起來,產(chǎn)生了多種智能邏輯分析儀和個(gè)人儀器型的邏輯分析儀插件。有些邏輯分析儀還與計(jì)算機(jī)開發(fā)系統(tǒng)、仿真器、數(shù)字電壓表和示波器等結(jié)合起來,構(gòu)成完善的儀器系統(tǒng)。有些先進(jìn)的邏輯分析儀可以同時(shí)檢測(cè)幾百路的信號(hào),還擁有靈活多樣的觸發(fā)方式,可以方便的在數(shù)據(jù)流中選擇感興趣的觀測(cè)窗口。邏輯分析儀還能觀測(cè)觸發(fā)前和觸發(fā)后的數(shù)據(jù)流,具有多種便于分析的顯示方式。目前邏輯
27、分析儀已成為設(shè)計(jì),調(diào)試和檢測(cè)維修復(fù)雜數(shù)字系統(tǒng),計(jì)算機(jī)和微機(jī)化產(chǎn)品的最有力工具。</p><p> 邏輯分析儀按其工作特點(diǎn),可分為兩大類:邏輯狀態(tài)分析儀(Logic State Analyzer,簡稱LSA)和邏輯定時(shí)分析儀(Logic Timing Analyzer,簡稱LTA)。兩類分析儀的基本結(jié)構(gòu)是相似的,主要區(qū)別在于顯示方式和定時(shí)方式上。</p><p> 邏輯狀態(tài)分析儀主要用來
28、監(jiān)測(cè)數(shù)字系統(tǒng)的工作程序,并用“0”或“1”來顯示被測(cè)系統(tǒng)的邏輯狀態(tài),以便對(duì)系統(tǒng)進(jìn)行狀態(tài)分析。其狀態(tài)數(shù)據(jù)的采集是在被測(cè)系統(tǒng)的時(shí)鐘下實(shí)現(xiàn)的,即邏輯狀態(tài)分析儀與系統(tǒng)是同步工作的。這能有效地解決程序的動(dòng)態(tài)調(diào)試問題,因此,邏輯狀態(tài)分析儀主要用于系統(tǒng)的軟件測(cè)試。</p><p> 邏輯定時(shí)分析儀主要用來顯示各通道的邏輯波形,特別是各通道之間波形的時(shí)序關(guān)系。為了能顯示出這種時(shí)序關(guān)系,在邏輯定時(shí)分析儀中應(yīng)提供采樣時(shí)鐘,即所謂內(nèi)
29、部時(shí)鐘,來控制數(shù)據(jù)的采集。一般采集數(shù)據(jù)的內(nèi)部時(shí)鐘頻率應(yīng)該是被測(cè)系統(tǒng)時(shí)鐘頻率的5~10 倍。因此,從上面的描述可以看出,邏輯定時(shí)分析儀與被測(cè)系統(tǒng)是異步工作的,主要用于系統(tǒng)的硬件測(cè)試,它能檢測(cè)出系統(tǒng)的工作時(shí)序及各種不正常的毛刺脈沖。</p><p> 1.1.3 邏輯分析儀的應(yīng)用</p><p> 邏輯分析儀是一種數(shù)據(jù)域測(cè)試儀器。邏輯分析儀在計(jì)算機(jī)、自動(dòng)測(cè)試系統(tǒng)、IC 設(shè)計(jì)、智能儀器、數(shù)
30、據(jù)通訊以及自動(dòng)控制等數(shù)字系統(tǒng)中是新產(chǎn)品開發(fā)和系統(tǒng)維護(hù)必不可少的工具。</p><p> 在軟件方面,邏輯分析儀具有很大存儲(chǔ)深度的特性,可以用長時(shí)間間隔“實(shí)時(shí)跟蹤”方法來找到問題根源,再加上邏輯分析儀具有實(shí)時(shí)跟蹤記錄程序的能力而無須停止運(yùn)行的特性。</p><p> 在軟件方面,特別是象沖突、存儲(chǔ)器泄漏和棧溢出等這些實(shí)時(shí)軟件問題是很難診斷的,因?yàn)樗鼈冎挥邢到y(tǒng)在某一速度運(yùn)行時(shí)才出現(xiàn)。邏輯分
31、析儀具有很大存儲(chǔ)深度的特性,可以用長時(shí)間間隔“實(shí)時(shí)跟蹤”方法來找到問題根源。因而,邏輯分析儀具有實(shí)時(shí)跟蹤記錄程序的能力而無須停止運(yùn)行。</p><p> 在硬件方面,嵌入式硬件設(shè)計(jì)者在系統(tǒng)開發(fā)中試圖找出不明顯的實(shí)時(shí)硬件問題是很難的,這些問題包括:邏輯錯(cuò)、邏輯電平違例、噪聲超限、串?dāng)_、總線競爭、匹配電阻錯(cuò)、時(shí)鐘漂移、時(shí)序超差或違例、建立保持時(shí)間違例和毛刺。邏輯分析儀為實(shí)時(shí)監(jiān)視、捕捉和分析硬件操作提供了一種解決方法
32、?,F(xiàn)在,邏輯分析儀已經(jīng)成為國際上最通用的電子測(cè)量儀器之一。</p><p> 1.2 邏輯分析儀的發(fā)展?fàn)顩r</p><p> 邏輯分析儀是一種常見的電子測(cè)量儀器,是數(shù)字域分析儀器的典型代表,它的主要功能是測(cè)量數(shù)字電路中的邏輯波形及邏輯關(guān)系。目前,它在數(shù)字域內(nèi)解決問題的能力已使它的應(yīng)用處于與示波器并列的位置。前者用于解決數(shù)字域檢測(cè)問題,后者則用于解決模擬信號(hào)的檢測(cè)問題。邏輯分析技術(shù)的發(fā)
33、展可以由邏輯分析儀的發(fā)展來展示。</p><p> 邏輯分析儀最早被構(gòu)思為“數(shù)字示波器”,由多線示波器的設(shè)計(jì)思路發(fā)展而成。自1973 年美國HP 公司和Biomation 公司幾乎同時(shí)研制出了第一代邏輯分析儀,迄今為止已經(jīng)經(jīng)歷了四代。第一代產(chǎn)品速度低、功能簡單,具有基本觸發(fā)功能和簡單顯示方式;第二代產(chǎn)品在觸發(fā)功能和顯示方式上作出了較大改進(jìn),以便適應(yīng)微機(jī)軟、硬件分析的需要;第三代產(chǎn)品實(shí)現(xiàn)微機(jī)化,將定時(shí)分析和狀態(tài)分
34、析結(jié)合在一起,便于軟、硬件交互分析,功能日臻完善;第四代產(chǎn)品構(gòu)成功能完善的儀器系統(tǒng),不僅包含了早期的邏輯分析儀功能,還擴(kuò)充了特征分析儀和嵌入式開發(fā)系統(tǒng)等功能。</p><p> 20世紀(jì)80 年代后期,邏輯分析儀變得更加復(fù)雜,當(dāng)然使用起來也就更加困難。今天的邏輯分析儀提供幾百個(gè)工作在200MHz頻率上的通道信號(hào)連接就是個(gè)現(xiàn)實(shí)問題。適配器、夾子和輔助爪鉤等多種多樣,但是最好的辦法的是設(shè)計(jì)一種廉價(jià)的測(cè)試夾具,邏輯分
35、析儀直接連接到夾具上,形成可靠和緊湊的接觸。</p><p> 1.3 設(shè)計(jì)的提出</p><p> 隨著科學(xué)技術(shù)的發(fā)展,不僅網(wǎng)絡(luò)技術(shù)得到了發(fā)展,大規(guī)模集成電路、可編程邏輯器件、高速數(shù)據(jù)信號(hào)處理器和計(jì)算機(jī)技術(shù)等高新技術(shù)也得到迅猛發(fā)展。現(xiàn)在為解決數(shù)字設(shè)備、計(jì)算機(jī)及VLSI 等電路在研制、生產(chǎn)、檢修和維護(hù)中的測(cè)試問題,出現(xiàn)了一類新的測(cè)試設(shè)備。在電子器械中主要運(yùn)用的信息載體主要是二進(jìn)制數(shù)據(jù)
36、流,現(xiàn)在除了有頻域或時(shí)域的測(cè)量外,又有新的一類測(cè)量把這一類測(cè)試統(tǒng)稱為數(shù)據(jù)域(Data Domain)測(cè)試,即有關(guān)數(shù)字系統(tǒng)的測(cè)試稱為數(shù)據(jù)域測(cè)試。以離散時(shí)間或事件出現(xiàn)的次序?yàn)樽宰兞?,狀態(tài)值為因變量的函數(shù)關(guān)系屬數(shù)據(jù)域范疇。具有以下一些特征: (1) 數(shù)字信息幾乎都是多位傳輸?shù)摹?(2) 數(shù)字信息是按時(shí)序傳遞的。 (3) 許多信號(hào)僅發(fā)生一次。有些信號(hào)雖然可以重復(fù)發(fā)生,但是它們是非周期性的。 (4) 造成系統(tǒng)出錯(cuò)的誤碼?;煸谝淮_的數(shù)據(jù)流中,實(shí)
37、際上只有錯(cuò)誤已經(jīng)發(fā)生以后才能辨認(rèn)出來。 (5) 信號(hào)的速度變換范圍很大(如高速運(yùn)行的主機(jī)和低速的外圍設(shè)備)。顯然,對(duì)數(shù)字系統(tǒng)的檢測(cè)不可能象對(duì)模擬系統(tǒng)那樣。用示波器及一般的電子測(cè)量儀器是難以觀察和測(cè)量數(shù)字信息的。</p><p> 本設(shè)計(jì)提出是為了解決儀器的測(cè)量問題,本實(shí)驗(yàn)主要是以單片機(jī)為核心。本設(shè)計(jì)采用AT89C51單片機(jī)控制8路邏輯信號(hào)電平采集的簡易邏輯分析儀設(shè)計(jì)。邏輯信號(hào)門限電壓通過鍵盤任意設(shè)定,信號(hào)采集的
38、觸發(fā)等級(jí)、觸發(fā)條件、觸發(fā)位置由鍵盤設(shè)定。</p><p><b> 2 系統(tǒng)工作原理</b></p><p> 2.1 系統(tǒng)組織結(jié)構(gòu)</p><p> 簡易邏輯分析儀系統(tǒng)包括四個(gè)部分:(1)8位數(shù)字信號(hào)發(fā)生器(2)數(shù)據(jù)采集電路(3)功能控制電路(4)顯示電路。如圖2.1所示。</p><p> 圖2.1系統(tǒng)組
39、織結(jié)構(gòu)圖</p><p> 第一部分是8位數(shù)字信號(hào)發(fā)生器。本題要求能產(chǎn)生8路可預(yù)置的循環(huán)移位邏輯信號(hào)序列,輸出信號(hào)為TTL電平,序列時(shí)鐘頻率為100Hz,并能夠重復(fù)輸出。用單片機(jī)AT89C52來完成。</p><p> 第二部分為功能控制系統(tǒng)。此系統(tǒng)實(shí)現(xiàn)控制簡易邏輯分析儀的某些特殊功能。用單片機(jī)AT89C52完成。</p><p> 第三部分?jǐn)?shù)據(jù)采集電路的實(shí)現(xiàn)
40、也用單片機(jī)AT89C52完成數(shù)據(jù)采集及存儲(chǔ)。用單片機(jī)來完成8位數(shù)字發(fā)生器、功能控制系統(tǒng)以及數(shù)據(jù)采集電路。</p><p> 第四部分顯示電路,主要使用示波器顯示出結(jié)果波形。</p><p> 2.2 系統(tǒng)原理框圖</p><p> 根據(jù)已確立的各部分電路,選擇好主控器件我們根據(jù)題目的基本要求和發(fā)揮部分的需要,進(jìn)一步完善各部分電路的具體實(shí)現(xiàn),作出了此分析儀的系
41、統(tǒng)原理框圖,如圖2.2所示:</p><p> 圖2.2 系統(tǒng)原理方框圖 </p><p><b> 3 系統(tǒng)硬件設(shè)計(jì)</b></p><p> 本文的硬件結(jié)構(gòu)主要是由以下幾個(gè)部分組成的:系統(tǒng)主控模塊AT89C51、數(shù)字信號(hào)發(fā)生模塊、D/A轉(zhuǎn)換模塊、鍵盤輸入模塊、CPLD顯示模塊。</p><p> 3.1
42、硬件器材的選擇與應(yīng)用</p><p> 3.1.1 單片機(jī)概述</p><p> 單片機(jī)是一種集成在電路芯片,是采用超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力的中央處理器CPU隨機(jī)存儲(chǔ)器RAM、只讀存儲(chǔ)器ROM、多種I/O口和中斷系統(tǒng)、定時(shí)器/計(jì)時(shí)器等功能,可能還包括顯示驅(qū)動(dòng)電路、脈寬調(diào)制電路、模擬多路轉(zhuǎn)換器、A/D轉(zhuǎn)換器等電路,集成到一塊硅片上構(gòu)成的一個(gè)小而完善的計(jì)算機(jī)系統(tǒng)。因此單片機(jī)
43、早期的含義為單片微型計(jì)算機(jī)(single chip microcomputer),直接譯為單片機(jī),并一直沿用至今。</p><p> 由于單片機(jī)面對(duì)的是測(cè)控對(duì)象,突出的是控制功能,所以它從功能和形態(tài)上來說都是應(yīng)控制領(lǐng)域應(yīng)用的要求而誕生的。隨著單片機(jī)技術(shù)的發(fā)展,它在芯片內(nèi)集成了許多面對(duì)測(cè)控對(duì)象的接口電路,如ADC、DAC、高速I/O口、PWM、WDT等。這些對(duì)外電路及外設(shè)接口已經(jīng)突破了微型計(jì)算機(jī)(microcom
44、puter)傳統(tǒng)的體系結(jié)構(gòu),所以更為確切反映單片機(jī)本質(zhì)的名稱應(yīng)是微控制器。</p><p> 單片機(jī)是單芯片形態(tài)作為嵌入式應(yīng)用的計(jì)算機(jī),它有惟一的、專門為嵌入式應(yīng)用而設(shè)計(jì)的體系結(jié)構(gòu)和指令系統(tǒng),加上它的芯片級(jí)體積的優(yōu)點(diǎn)和在現(xiàn)場(chǎng)環(huán)境下可高速可靠地運(yùn)行的特點(diǎn),因此單片機(jī)又稱之為嵌入式微控制器(embedded micro controller)。但是,在國內(nèi)單片機(jī)的叫法仍然有著普遍的意義。我們已經(jīng)把單片機(jī)理解為一個(gè)單
45、芯片形態(tài)的微控制器,它是一個(gè)典型的嵌入式應(yīng)用計(jì)算機(jī)系統(tǒng)。目前按單片機(jī)內(nèi)部數(shù)據(jù)通道的寬度,把它們分為4位、8位、16位及32位單片機(jī)。</p><p> 單片機(jī)的通過你編寫的程序可以實(shí)現(xiàn)高智能,高效率,以及高可靠性! 目前單片機(jī)滲透到我們生活的各個(gè)領(lǐng)域,幾乎很難找到哪個(gè)領(lǐng)域沒有單片機(jī)的蹤跡。導(dǎo)彈的導(dǎo)航裝置,飛機(jī)上各種儀表的控制,計(jì)算機(jī)的網(wǎng)絡(luò)通訊與數(shù)據(jù)傳輸,工業(yè)自動(dòng)化過程的實(shí)時(shí)控制和數(shù)據(jù)處理,廣泛使用的各
46、種智能IC卡,民用豪華轎車的安全保障系統(tǒng),錄象機(jī)、攝象機(jī)、全自動(dòng)洗衣機(jī)的控制,以及程控玩具、電子寵物等等,這些都離不開單片機(jī)。更不用說自動(dòng)控制領(lǐng)域的機(jī)器人、智能儀表、醫(yī)療器械了。單片機(jī)廣泛應(yīng)用于儀器儀表、家用電器、醫(yī)用設(shè)備、航空航天、專用設(shè)備的智能化管理及過程控制等領(lǐng)域。</p><p> 3.1.2 設(shè)計(jì)采用芯片及其引腳介紹</p><p> 本設(shè)計(jì)主要采用芯片AT89C51,AT
47、89C2051,CPLD等設(shè)計(jì)構(gòu)成簡易邏輯分析儀。其芯片圖及引腳介紹如下所示。</p><p> ?。?)芯片AT89C51</p><p> a.芯片AT89C51及其引腳</p><p> AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器(FPEROM—Flash Programmable and Erasable Read Only Memory)
48、的低電壓,高性能CMOS8位微處理器。其內(nèi)部含有128字節(jié)的RAM、32個(gè)可編程I/O口線、兩個(gè)16為定時(shí)/計(jì)數(shù)器、一個(gè)五向量兩級(jí)中斷結(jié)構(gòu)、一個(gè)全雙工串行通信口、片內(nèi)振蕩器及時(shí)鐘電路,同時(shí),AT89C51可降至0Hz的靜態(tài)邏輯操作,并支持兩種軟件可選的節(jié)電工作模式。如圖3.1所示。</p><p> 圖3.1 AT89C51芯片圖</p><p> P0口:P0口為一個(gè)8位漏級(jí)開路雙向
49、I/O口,每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時(shí),被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器,它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時(shí),P0 口作為原碼輸入口,當(dāng)FIASH進(jìn)行校驗(yàn)時(shí),P0輸出原碼,此時(shí)P0外部必須被拉高。</p><p> P1口:P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口,P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后,被內(nèi)部上拉為高,可用作輸入
50、,P1口被外部下拉為低電平時(shí),將輸出電流,這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時(shí),P1口作為第八位地址接收。 </p><p> P2口:P2口為一個(gè)內(nèi)部上拉電阻的8位雙向I/O口,P2口緩沖器可接收,輸出4個(gè)TTL門電流,當(dāng)P2口被寫“1”時(shí),其管腳將會(huì)被內(nèi)部上拉電阻拉高,且作為輸入。并因此作為輸入時(shí),P2口的管腳被外部拉低,將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址
51、外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí),P2口輸出地址的高八位。在給出地址“1”時(shí),它利用內(nèi)部上拉優(yōu)勢(shì),當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí),P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。</p><p> P3口:P3口管腳是8個(gè)帶內(nèi)部上拉電阻的雙向I/O口,可接收輸出4個(gè)TTL門電流。當(dāng)P3口寫入“1”后,它們被內(nèi)部上拉為高電平,并用作輸入。作為輸入,由于外部下拉為低電平,
52、P3口將輸出電流(ILL)這是由于上拉的緣故。</p><p> RST:復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí),要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。</p><p> ALE/PROG:當(dāng)訪問外部存儲(chǔ)器時(shí),地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。</p><p> /PSEN:外部程序存儲(chǔ)器的選通信號(hào)。/EA/VPP:當(dāng)/EA保持低電平時(shí),則在此期間外部程序
53、存儲(chǔ)器(0000H-FFFFH),不管是否有內(nèi)部程序存儲(chǔ)器。XTAL1:反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。XTAL2:來自反向振蕩器的輸出。</p><p> (2) 芯片AT89C2051引腳介紹</p><p> AT89C2051是一帶有2K字節(jié)閃速可編程可擦除只讀存儲(chǔ)器(EEPROM)的低電壓,高性能8位CMOS微處理器。它采用ATMEL的高密非易失存儲(chǔ)技術(shù)制造并和
54、工業(yè)標(biāo)準(zhǔn)MCS-51指令集和引腳結(jié)構(gòu)兼容。通過在單塊芯片上組合通用的CPLI和閃速存儲(chǔ)器,ATMEL的AT89C2051是一強(qiáng)勁的微型處理器,它對(duì)許多嵌入式控制應(yīng)用提供一定高度靈活和成本低的解決辦法。其芯片圖如圖3.2所示。</p><p> 圖3.2 AT89C2051引腳圖</p><p><b> 引腳說明</b></p><p>&
55、lt;b> VCC:電源電壓。</b></p><p><b> GND:地。</b></p><p> P1口:P1口是一個(gè)8位雙向I/O口??谝_P1.2~P1.7提供內(nèi)部上拉電阻,P1.0和P1.1要求外部上拉電阻。P1.0和P1.1還分別作為片內(nèi)精密模擬比較器的同相輸入(ANI0)和反相輸入(AIN1)。P1口輸出緩沖器可吸收20mA電
56、流并能直接驅(qū)動(dòng)LED顯示。當(dāng)P!口引腳寫入“1”時(shí),其可用作輸入端,當(dāng)引腳P1.2~P1.7用作輸入并被外部拉低時(shí),它們將因內(nèi)部的寫入“1”時(shí),其可用作輸入端。當(dāng)引腳P1.2~P1.7用作輸入并被外部拉低時(shí),它們將因內(nèi)部的上拉電阻而流出電流。 </p><p> P3口:P3口的P3.0~P3.5、P3.7是帶有內(nèi)部上拉電阻 的七個(gè)雙向I/O口引腳。P3.6用于固定輸入片內(nèi)比較器的輸出信號(hào)并且它作為一通用I/O
57、引腳而不可訪問。P3品緩沖器可吸收20mA電流。當(dāng)P3口寫入“1”時(shí),它們被內(nèi)部上拉電阻拉高并可用作輸入端。用作輸入時(shí),被外部時(shí)拉低的P3口腳將用上拉電阻而流出電流。下表3.1是P3口引腳作用。</p><p> 表3.1 P3口引腳作用</p><p> P3口還接收一些用于閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。 </p><p> RST:復(fù)位輸入。RST
58、一旦變成高電平所有的I/O引腳就復(fù)位到“1”。當(dāng)振蕩器正在運(yùn)行時(shí),持續(xù)給出RST引腳兩個(gè)機(jī)器周期的高電平便可完成復(fù)位。每一個(gè)機(jī)器周期需12個(gè)振蕩器或時(shí)鐘周期。 </p><p> XTAL1:作為振蕩器反相器的輸入和內(nèi)部時(shí)鐘發(fā)生器的輸入。 </p><p> XTAL2:作為振蕩器反相放大器的輸出。</p><p> 性能指標(biāo)和MCS-51產(chǎn)品兼容;2KB可重
59、編程FLASH存儲(chǔ)器(10000次);2.7-6V電壓范圍;全靜態(tài)工作:0Hz-24MHz;2級(jí)程序存儲(chǔ)器保密鎖定;128*8位內(nèi)部RAM;15條可編程I/O線;兩個(gè)16位定時(shí)器/計(jì)數(shù)器;6個(gè)中斷源;可編程串行通道;高精度電壓比較器(P1.0,P1.1,P3.6);直接驅(qū)動(dòng)LED的輸出端口。</p><p> (3)芯片DAC0832引腳介紹</p><p> DAC0832的芯片如圖
60、3.3所示。</p><p> 圖3-3 DAC0832</p><p> DAC0832是8分辨率的D/A轉(zhuǎn)換集成芯片。與微處理器完全兼容。這個(gè)DA芯片以其價(jià)格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn),在單片機(jī)應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。D/A轉(zhuǎn)換器由8位輸入鎖存器、8位DAC寄存器、8位D/A轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。</p><p> DAC0832的主要特性
61、參數(shù)如下:</p><p> 分辨率為8位;電流穩(wěn)定時(shí)間1us;可單緩沖、雙緩沖或直接數(shù)字輸入;只需在滿量程下調(diào)整其線性度;單一電源供電(+5V~+15V);低功耗,200mW。</p><p> DAC0832結(jié)構(gòu):</p><p> D0~D7:數(shù)字信號(hào)輸入端。</p><p> ILE:輸入寄存器允許,高電平有效。</p&
62、gt;<p> CS:片選信號(hào),低電平有效。</p><p> WR1:寫信號(hào)1,低電平有效。</p><p> XFER:傳送控制信號(hào),低電平有效。</p><p> WR2:寫信號(hào)2,低電平有效。</p><p> IOUT1、IOUT2:DAC電流輸出端。</p><p> Rfb:是集
63、成在片內(nèi)的外接運(yùn)放的反饋電阻。</p><p> Vref:基準(zhǔn)電壓(-10~10V)。</p><p> Vcc:是源電壓(+5~+15V)。</p><p> AGND:模擬地 NGND:數(shù)字地,可與AGND接在一起使用。</p><p> DAC0832的工作方式:</p><p> 根據(jù)對(duì)DAC083
64、2的數(shù)據(jù)鎖存器和DAC寄存器的不同的控制方式,DAC0832有三種工作方式:直通方式、單緩沖方式和雙緩沖方式。</p><p> 3.2 數(shù)字信號(hào)發(fā)生器模塊的實(shí)現(xiàn)</p><p> 數(shù)字信號(hào)發(fā)生器由8路信號(hào)產(chǎn)生電路、循環(huán)移位寄存器、100Hz時(shí)鐘產(chǎn)生電路和邏輯信號(hào)輸出部分構(gòu)成。在這里使用一片小單片機(jī)AT89C2051作為信號(hào)發(fā)生器,通過8路開關(guān)設(shè)置循環(huán)移位元邏輯信號(hào)序列,輸入AT89
65、C2051的P1口,由2051內(nèi)部定時(shí)在P3.7產(chǎn)生100Hz的時(shí)鐘信號(hào),在P3.2輸出預(yù)置波形,通過移位寄存器74HC164產(chǎn)生8路循環(huán)移位元信號(hào)。如圖3.4所示。</p><p> 圖3.4數(shù)字信號(hào)發(fā)生模塊</p><p> 其硬件電路連接圖如下圖3.5所示。</p><p> 圖3-5數(shù)字信號(hào)發(fā)生硬件電路圖</p><p> 3
66、.3 信號(hào)采集處理電路設(shè)計(jì)與實(shí)現(xiàn)</p><p> 邏輯分析儀的信號(hào)采集是在時(shí)鐘作用下按節(jié)拍進(jìn)行的,時(shí)鐘信號(hào)采用外部輸入。本文主要運(yùn)用數(shù)據(jù)采集系統(tǒng),通過傳感器對(duì)設(shè)備的電壓或者電流信號(hào)進(jìn)行采樣、保持,并送入A/D轉(zhuǎn)換器變成數(shù)字信號(hào),然后將該信號(hào)通過功能控制系統(tǒng)進(jìn)行轉(zhuǎn)換傳輸存放儲(chǔ)存在RAM中。然后通過多通道進(jìn)行傳輸經(jīng)過模擬開關(guān)后再進(jìn)入A/D轉(zhuǎn)換器。CPLD是整個(gè)系統(tǒng)的控制核心,他控制采集通道的切換、A/D轉(zhuǎn)換器的
67、啟/停、轉(zhuǎn)換后的數(shù)據(jù)在RAM中的存放地址發(fā)生器、產(chǎn)生中斷請(qǐng)求然后再通過RAM將數(shù)據(jù)傳出。本設(shè)計(jì)信號(hào)采集處理電路由運(yùn)放LM324組成的D/A電阻網(wǎng)絡(luò)組成,八路輸入信號(hào)通過電壓比較器LM324和D/A轉(zhuǎn)換器DAC0832提供的基準(zhǔn)電壓作比較后,作為存儲(chǔ)單片的輸入,8路信號(hào)接入LM324同相輸入端,可以獲得較大阻抗。如圖3.7所示。</p><p> 圖3.7信號(hào)采集處理電路</p><p>
68、 該模塊的設(shè)計(jì)思路是:由雙CPU系統(tǒng)控制對(duì)數(shù)字信號(hào)發(fā)生器輸出的數(shù)字信號(hào)進(jìn)行采樣存儲(chǔ),再經(jīng)過一系列的信號(hào)處理,在模擬示波器上復(fù)現(xiàn)出來。從模擬示波器波形顯示原理可知,只要在Y軸(縱軸)輸入一個(gè)電壓信號(hào),同時(shí)在X軸(橫軸)加上一個(gè)同頻的鋸齒波掃描電壓,便可在示波器上復(fù)現(xiàn)電壓信號(hào)的波形。為此必須設(shè)計(jì)相應(yīng)的X、Y的輸出電壓信號(hào)。本設(shè)計(jì)在單片機(jī)的控制下,經(jīng)數(shù)模轉(zhuǎn)換電路D/A分別向示波器的X,Y軸輸出鋸齒波同步信號(hào)、被采樣波形信號(hào),以復(fù)現(xiàn)被采樣存儲(chǔ)
69、的波形。在這,根據(jù)設(shè)計(jì)要求(8路信號(hào)通道,包括8位X通道和8位Y通道,)我們采用有8位輸出通道、兩級(jí)鎖存控制功能、能夠?qū)崿F(xiàn)多通道D/A的同步轉(zhuǎn)換輸出的DAC0832芯片。由此可知該模塊的工作原理如下:</p><p> 單片機(jī)控制程序先向Y軸輸入被采樣存儲(chǔ)在RAM中的波形數(shù)據(jù),經(jīng)DAC0832內(nèi)部的D/A電阻網(wǎng)絡(luò)生成階梯波,選通Y軸DAC0832中的第1鎖存器并被鎖存;向X軸送入對(duì)應(yīng)的鋸齒波數(shù)據(jù)(該數(shù)據(jù)是由D/
70、A生成的階梯波經(jīng)一個(gè)LM324組成的低通濾波器濾波后,再送入LM324構(gòu)成的電壓跟隨器而轉(zhuǎn)換出鋸齒波。但是實(shí)踐證明,通過這種方式生成的波形并不理想。為了得到理想的鋸齒波,我們一改常規(guī)思維,著手從軟件的角度考慮,我們要將階梯波轉(zhuǎn)換成鋸齒波,可以增加階梯數(shù),減小階梯幅度,當(dāng)離散的數(shù)字量增加到一定量時(shí)可以近似看成模擬量,如圖3.8所示。),這個(gè)寫信號(hào)選通X軸DAC0832中的第1鎖存器;然后通過向外部存儲(chǔ)器寫數(shù)據(jù)指令產(chǎn)生的譯碼信號(hào)DAC——X
71、+Y,將在X,Y軸第1鎖存器鎖存的數(shù)據(jù)與100HZ的時(shí)鐘信號(hào)同步送出并進(jìn)行D/A轉(zhuǎn)換,再將轉(zhuǎn)換結(jié)果送到示波器,從而達(dá)到在示波器上顯示波形的目的。</p><p><b> 圖3.8模擬波形</b></p><p> 3.4 功能實(shí)現(xiàn)模塊</p><p> 3.4.1 按鍵實(shí)現(xiàn)電路</p><p> 本設(shè)計(jì)采用
72、4×4標(biāo)準(zhǔn)的行列鍵盤,通過8個(gè)I/O口控制16個(gè)鍵,采用線反轉(zhuǎn)法行列鍵盤掃描。在單片機(jī)系統(tǒng)中為了擴(kuò)大同一個(gè)I/O口的鍵盤個(gè)數(shù),則采用了行列式鍵盤接法,就是交叉相接。如圖3.9所示:</p><p><b> 圖3.9按鍵電路</b></p><p> 鍵盤接的前4個(gè)I/O口為行接線,后4個(gè)為列接線。這樣的接法就構(gòu)成了一個(gè)坐標(biāo),每個(gè)鍵都對(duì)應(yīng)這一個(gè)行的位置和
73、一個(gè)列的位置。例如我們說左上角的那個(gè)所對(duì)應(yīng)第1行和第4列,即單片機(jī)P1.0和P1.7兩個(gè)I/O口。鍵盤的組成是用的微動(dòng)開關(guān),微動(dòng)開關(guān)的特性是當(dāng)有鍵按下時(shí)開關(guān)的兩個(gè)引腳閉合導(dǎo)通。無按鍵時(shí)兩個(gè)引腳是斷開的狀態(tài)。這樣我們按下圖3-4中左上角的鍵時(shí)P1.0和P1.7在物理上市導(dǎo)通了,其它的I/O口(P1.1~P1.6)都處于獨(dú)立的狀態(tài)。這里我們用的方法是將4個(gè)行線的I/O口置為“0”(低電平)將列線的I/O口置為“1”(高電平)。這樣當(dāng)有鍵按下
74、某一行的I/O口就和某一列中的I/O口導(dǎo)通了,因?yàn)樾芯€的口都是“0”(低電平)所以和行線導(dǎo)通的列線也將會(huì)變成“0”,而其余的列線因?yàn)殚_始時(shí)是“1”又沒和其他的行線導(dǎo)通,所以依然是“1”。這樣我們就可以找出了按鍵所在的列了。反過來確定行的位置也是一樣的。</p><p> 3.4.2 CPLD顯示電路</p><p> 單片機(jī)接受鍵盤的中斷申請(qǐng),不同的按鍵執(zhí)行不同的功能,并將執(zhí)行的結(jié)果
75、在LCD上顯示出來。在顯示的時(shí)候,由于LCD 只接受相應(yīng)字符的字形碼,所以對(duì)于固定不變的提示信息和標(biāo)題,LCD會(huì)將字型碼存儲(chǔ)在單片機(jī)ROM 的字庫內(nèi)。對(duì)于變化的數(shù)值的字型碼,LCD則在顯示以前通過查字庫,將字庫內(nèi)存儲(chǔ)的數(shù)字的字型碼復(fù)制到自己的存儲(chǔ)單元,然后將自己的存儲(chǔ)單元的字型碼送入LCD顯示緩存中顯示。D7~D0S數(shù)據(jù)的輸入輸出由單片機(jī)P2.0~P2.7口控制,RS為數(shù)據(jù)選擇信號(hào)由P3.0控制,E為讀寫使能端,高電平有效,下降沿鎖定數(shù)
76、據(jù)由P3.2控制,R/W為讀寫選擇端,高電平:讀數(shù)據(jù),低電平:寫數(shù)據(jù),由單片機(jī)P3.1口控制。具體如圖3.10所示。</p><p> 圖3.10 LCD顯示電路</p><p> 3.4.3 D/A轉(zhuǎn)換電路</p><p> 將8路數(shù)字信號(hào)分別輸入如圖3.11所示的D/A轉(zhuǎn)換電路,轉(zhuǎn)換成模擬信號(hào)后通過轉(zhuǎn)換電路輸出反向穩(wěn)定電壓,提供模擬示波器的X,Y軸顯示所
77、需信號(hào)。</p><p> 圖3.11 D/A轉(zhuǎn)換電路</p><p> 3.4.4 硬件的抗干擾措施</p><p> 電源輸入端跨接220UF的電解電容。在關(guān)鍵元件中串入0.1UF的無感瓷片電容或者云母電容。布線時(shí)避免90度折線,減少高頻噪聲發(fā)射。盡可能把干擾源與敏感元件(如單片機(jī))遠(yuǎn)離。布線時(shí)盡量減少回路環(huán)的面積,以降低感應(yīng)噪聲其次,布線時(shí),電源線和地
78、線要盡量粗。</p><p><b> 4 系統(tǒng)軟件設(shè)計(jì)</b></p><p> 4.1 軟件主要功能控制</p><p> 主CPU通過跟從CPU及AT24C04的串行通信從而來完成數(shù)據(jù)的傳輸和通信。主要完成數(shù)據(jù)的采集,存儲(chǔ),顯示,系統(tǒng)變量的設(shè)置等功能。</p><p> 系統(tǒng)初始化是對(duì)系統(tǒng)所用到的變量、
79、定時(shí)器、中斷方式等進(jìn)行設(shè)置。然后判斷是否進(jìn)行聯(lián)機(jī)測(cè)試,是的話,系統(tǒng)開始串行通信,進(jìn)行數(shù)據(jù)的傳輸。并進(jìn)行系統(tǒng)參數(shù)設(shè)置即:設(shè)置門限電壓,設(shè)置觸發(fā)方式,設(shè)置時(shí)間軸位置。設(shè)置門限電壓:電壓從(0.25V—4V)16級(jí)變化,可以通過軟件設(shè)定某個(gè)門限電壓,就是將某個(gè)電壓值設(shè)為標(biāo)準(zhǔn),超過這個(gè)電壓視為高電平,反之則為低電平。當(dāng)連續(xù)依次捕捉到設(shè)定的3個(gè)觸發(fā)字時(shí),開始對(duì)被測(cè)信號(hào)進(jìn)行一次采集、存儲(chǔ)與顯示,并顯示觸發(fā)點(diǎn)位置。3級(jí)觸發(fā)字可任意設(shè)定(例如:在8路信
80、號(hào)中指定連續(xù)依次捕捉到兩路信號(hào)11、01、00作為三級(jí)觸發(fā)狀態(tài)字)。若符合要求,則立刻送示波器顯示8路觸發(fā)的波形。設(shè)置時(shí)間軸位置:就是在八路波形的某個(gè)垂直位置設(shè)置一條時(shí)間軸,可以將觸發(fā)的波形存儲(chǔ)在AT24C04中,實(shí)現(xiàn)了波形的存儲(chǔ)。其流程圖如圖4.1所示。</p><p> 圖4.1主要功能控制簡圖</p><p> 4.2 數(shù)據(jù)采集及顯示流程圖</p><p&g
81、t; 此CPU程序主要完成了鍵盤、顯示功能。與主CPU進(jìn)行串行通信,通過鍵盤可以設(shè)置各種參數(shù),如可以設(shè)置觸發(fā)字,當(dāng)滿足觸發(fā)條件時(shí)進(jìn)行觸發(fā)并顯示。如圖4.2所示。</p><p> 圖4.2軟件數(shù)據(jù)采集及顯示流程圖</p><p> 4.3 中斷程序流程圖</p><p> 中斷服務(wù)子程序流程圖如圖4.3所示。</p><p><
82、;b> 圖4.3中斷流程圖</b></p><p> 4.4 電路保護(hù)流程圖</p><p> 我們利用AT24C04對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和掉電保護(hù)。與AT89C51連時(shí),P3.5用作SDA線,P3.4用作SCL線。流程圖如圖4.4所示相。</p><p> 圖4.4掉電保護(hù)流程圖</p><p><b>
83、總線協(xié)議:</b></p><p> 總線空閑:SCL和SDA都保持高電平。開始信號(hào):SCL保持高電平的狀態(tài)下,SDA出現(xiàn)下降沿。出現(xiàn)開始信號(hào)以后,總線被認(rèn)為"忙"。停止信號(hào):SCL保持高電平的狀態(tài)下,SDA出現(xiàn)上升沿。停止信號(hào)過后,總線被認(rèn)為"空閑"??偩€忙:在數(shù)據(jù)傳送開始以后,SCL為高電平的時(shí)候,SDA的數(shù)據(jù)必須保持穩(wěn)定,只有當(dāng)SCL為低電平的時(shí)候才允許
84、SDA上的數(shù)據(jù)改變。</p><p><b> 5 系統(tǒng)測(cè)試</b></p><p><b> 5.1 測(cè)試儀器</b></p><p> 數(shù)字萬用表,模擬示波器,直流穩(wěn)壓源</p><p><b> 5.2 測(cè)試方法</b></p><p&g
85、t; 5.2.1 數(shù)字信號(hào)發(fā)生器的測(cè)試</p><p> (1)觀察上電起始顯示情況。</p><p> 用插線連接好電源,接好地,把CLK輸出和P3.2各口的用插線接到示波器上,液晶屏幕上將顯示歡迎信息和當(dāng)前P3.2口循環(huán)輸出的默認(rèn)序列0000 0101,8位序列結(jié)束處有閃爍標(biāo)志,僅接其后顯示的是輸出CLK信號(hào)的頻率100HZ。用示波器監(jiān)視P0口的輸出波形Q0~Q7,觀察它的輸出
86、規(guī)律是0000 0101序列在循環(huán)移位顯示;同時(shí)可從屏幕上可觀察P3.2口波形的電壓值(高電平和低電平的峰峰值):用示波器監(jiān)視CLK輸出口波形;同時(shí)可從屏幕上讀出CLK信號(hào)的頻率</p><p> ?。?)預(yù)置8位循環(huán)信號(hào)序列,并檢測(cè)輸出信號(hào)電平。</p><p> (3)測(cè)試序列的時(shí)鐘頻率</p><p> 用示波器監(jiān)視CLK輸出口波形;同時(shí)可從屏幕上讀出CL
87、K信號(hào)的頻率穩(wěn)定顯示,且輸出波形穩(wěn)定清晰。如圖5.1所示</p><p> 5.1 工作原理圖</p><p> 5.2.2 系統(tǒng)的測(cè)試</p><p> 為了在模擬示波器上清晰穩(wěn)定的顯示八路信號(hào),采用X-Y輸入方式。在示波器的X軸輸入固定周期的鋸齒波,Y軸上輸入固定電平則會(huì)產(chǎn)生一波形如圖5.2所示。</p><p><b&g
88、t; 圖5.2鋸齒波</b></p><p> 為了在示波器上顯示八路信號(hào),Y軸應(yīng)輸入八個(gè)不同電平信號(hào),每一個(gè)固定電平信號(hào)對(duì)應(yīng)一個(gè)鋸齒波,產(chǎn)生的波形如圖5.3所示。</p><p><b> 圖5.3</b></p><p> 為了在示波器上顯示八路信號(hào),一個(gè)觸發(fā)位置指示,一個(gè)可移動(dòng)的光標(biāo),X軸輸入信號(hào)應(yīng)為八個(gè)鋸齒波,二個(gè)固
89、定電平信號(hào),與此對(duì)應(yīng),Y軸輸入應(yīng)為八個(gè)電平信號(hào)(指示八路輸入),二個(gè)從低到高迅速變化地電平信號(hào)。如圖5.4所示。</p><p><b> 圖5.4</b></p><p> 在本系統(tǒng)中,X軸信號(hào)與Y軸信號(hào)均采用D/A輸出來產(chǎn)生。</p><p><b> 5.3 誤差分析</b></p><p
90、> 本系統(tǒng)的誤差主要來源于以下兩個(gè)方面:</p><p> ?。?)基準(zhǔn)源的不穩(wěn)定影響了D/A芯片的輸出性能,使得每一級(jí)邏輯門限電壓都存在一定的系統(tǒng)誤差。</p><p> ?。?)電源紋波的干擾減小了系統(tǒng)的噪聲容限, 從而降低了電壓比較器的比較性能。</p><p><b> 結(jié)論</b></p><p>
91、 這次簡易邏輯分析儀的設(shè)計(jì)提高了我的各項(xiàng)能力鍛煉了我的動(dòng)手和動(dòng)腦的能力,讓我更加深入的了解了簡易邏輯分析儀的功能以及其各項(xiàng)性能指標(biāo)。在指導(dǎo)老師的細(xì)心指導(dǎo)下,我能更加熟悉單片機(jī)的應(yīng)用及使用的方法。在這個(gè)簡易邏輯分析儀的設(shè)計(jì)中不僅讓我們明白一點(diǎn)細(xì)微的錯(cuò)誤往往是導(dǎo)致事情失敗的根本原因,而且還培養(yǎng)了我們吃苦耐勞的精神。在這次設(shè)計(jì)中使我對(duì)仿真軟件的使用更加的熟練,我也從中明白了理論與實(shí)際相結(jié)合的重要性。</p><p>
92、 系統(tǒng)采用雙CPU 控制方式,以AT89C51單片機(jī)為核心,用AT89C2O51輔助控制顯示及鍵盤,由數(shù)字信號(hào)發(fā)生器、系統(tǒng)主控制器、鍵盤/顯示三大模塊組成,實(shí)現(xiàn)8路可預(yù)置的循環(huán)移位邏輯信號(hào)序列的產(chǎn)生、采集、存儲(chǔ)及在模擬示波器上清晰穩(wěn)定地顯示等功能。采用EEPROM 實(shí)現(xiàn)數(shù)據(jù)的掉電存儲(chǔ),掉電后仍可保存所采樣的信息。本設(shè)計(jì)的軟件、硬件都采用模塊化的設(shè)計(jì)方法,提高了設(shè)計(jì)效率。但是因?yàn)樵骷旧泶嬖趨?shù)誤差、測(cè)量儀器誤差、讀數(shù)誤差等,就要求我們
93、盡量用科學(xué)的方法測(cè)試,以減小誤差。本設(shè)計(jì)在軟件仿真時(shí)運(yùn)行良好,但是存在穩(wěn)定性不夠的缺陷,因而應(yīng)該在穩(wěn)定性能方面有待進(jìn)一步改進(jìn)。</p><p> 本系統(tǒng)的設(shè)計(jì)電路由8位數(shù)字信號(hào)發(fā)生器電路、數(shù)據(jù)采集電路、功能控制系統(tǒng)、顯示電路四部分構(gòu)成。8位數(shù)字信號(hào)發(fā)生器電路:由單片機(jī)、液晶、按鍵等元器件組成,可以產(chǎn)生8路循環(huán)移位邏輯信號(hào)序列,并能設(shè)定、調(diào)節(jié)并顯示預(yù)置值。數(shù)據(jù)采集電路:由單片機(jī)控制,含有RAM及8位輸入電路等,能
94、夠采集并存儲(chǔ)輸入的8位邏輯序列。功能控制系統(tǒng):它也是由單片機(jī)控制,完成設(shè)定、顯示、調(diào)整系統(tǒng)各功能項(xiàng)的任務(wù)。顯示電路:主要由可編程邏輯器件CPLD和電平移位及掃描電路組成,用于將RAM中的8路邏輯序列取出,將其高速送入示波器穩(wěn)定顯示。</p><p> 首先先簡單的介紹了本實(shí)驗(yàn)所用的仿真器件的芯片說明以及其的引腳圖,說明各個(gè)引腳的功能及其作用。在然后具體說明本設(shè)計(jì)的硬件和軟件設(shè)計(jì)。</p><
95、p> 為了在示波器觀察的信號(hào)清晰可見,根據(jù)人眼的視覺效應(yīng),每秒中應(yīng)產(chǎn)生不低于24幀的信號(hào)且X軸輸入的信號(hào)應(yīng)有較高分辨率。經(jīng)過實(shí)測(cè)并結(jié)合高速D/A的的位數(shù),我們選定X軸輸入應(yīng)為240點(diǎn)左右。實(shí)測(cè)發(fā)現(xiàn),示波器信號(hào)的清晰穩(wěn)定主要取決于X輸D/A的速度。從而是本次試驗(yàn)更加具有科學(xué)的嚴(yán)密性,更替想了本次設(shè)計(jì)的成功。</p><p><b> 參考文獻(xiàn)</b></p><p
96、> 江波, 葉麗. 基于51單片機(jī)的簡易邏輯分析儀[J ].廣西大學(xué)學(xué)報(bào)(自然科學(xué)版),2008.6.</p><p> 咸德勇,張 建,喻小虎.簡易邏輯分析儀(D 題)[J].電子世界,2004年7期.</p><p> 羅鵬,張文強(qiáng),周斌.簡易邏輯分析儀設(shè)計(jì)[J].信息與電腦,2009年12期.</p><p> 黃任 ,楊芳芳 ,張萬能.簡易邏輯
97、分析儀(D 題)[J].電子世界,2004年6期.</p><p> 瞿安連教授.《簡易邏輯分析儀(D 題)》測(cè)評(píng)分析[J].電子世界,2004年1期.</p><p> 朱震華, 儲(chǔ)婉琴. 簡易邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn). 實(shí)驗(yàn)室研究與探索,2001 年4 月, 第20 卷第2 期.</p><p> 方偉群. 一種簡易邏輯分析儀的設(shè)計(jì),機(jī)電工程技術(shù), 2004
98、年 07期.</p><p> 鮮永菊. 示波器功能擴(kuò)展電路,簡易邏輯分析儀的研制,重慶郵電學(xué)院學(xué)報(bào),自然科學(xué)版-2000年1期.</p><p> 黃鑠,梅忠義. 簡易邏輯分析儀設(shè)計(jì), 阜陽師范學(xué)院學(xué)報(bào),自然科學(xué)版-2010年2期.</p><p> 曹琳琳,曹巧媛編著.《單片機(jī)原理及接口技術(shù)》.長沙,國防科技大學(xué)出版社,2000.</p>&
99、lt;p> 姜志海,劉連鑫.單片微型計(jì)算機(jī)原理及應(yīng)用.北京,機(jī)械工業(yè)出版社,2007.</p><p> 蔣璇,臧春華編著.《數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用技術(shù)》.北京,電子工業(yè)出版社,2001.</p><p> 蔡振江.單片機(jī)原理及應(yīng)用.北京,電子工業(yè)出版社,2007. </p><p> 樓然苗,李光飛編著.《51系列單片機(jī)設(shè)計(jì)實(shí)例》.北京,北京.&l
100、t;/p><p> 李玉峰.基于MCS-51系列單片機(jī)原理的應(yīng)用設(shè)計(jì).北京,國防工業(yè)出版社,2006.</p><p><b> 致謝</b></p><p> 時(shí)光匆匆,轉(zhuǎn)眼間我就是即將畢業(yè)的人了?;叵朐诖髮W(xué)求學(xué)的四年,經(jīng)過的點(diǎn)點(diǎn)滴滴還深深的印在腦海里,心中充滿無限感激和留戀之情。感謝母校為我們提供的良好學(xué)習(xí)環(huán)境,使我們能夠在此專心學(xué)習(xí),陶
101、冶情操,提升自己各方面的素質(zhì)修養(yǎng)。謹(jǐn)向我的論文指導(dǎo)老師李蘭英老師致以最誠摯的謝意!李老師不僅在學(xué)業(yè)上言傳身教,而且以其高尚的品格給我以情操上的熏陶,對(duì)我更是照顧有加。本文的寫作更是直接得益于他的悉心指點(diǎn),從論文的選題到體系的安排,從觀點(diǎn)推敲到字句斟酌,無不凝聚著他的心血。李老師對(duì)我的各方面的關(guān)懷我現(xiàn)在無以為報(bào)。我只有在今后的學(xué)習(xí)、工作中,以鍥而不舍的精神,努力做出點(diǎn)成績,以博恩師一笑,讓我敬愛的李老師對(duì)我今后的努力付出產(chǎn)生欣慰。<
102、/p><p> 我還要感謝我朋友們,在大學(xué)的四年時(shí)光里,因?yàn)橛辛怂麄兾业纳钣辛烁嗑?,因?yàn)橛辛怂麄兾业膶W(xué)習(xí)有了更大的目標(biāo)。四年的風(fēng)風(fēng)雨雨都有他們相隨相伴,我覺得自己很幸運(yùn)。大學(xué)能夠認(rèn)識(shí)他們我很高興,和他們做朋友陪我度過枯燥無味的大學(xué)習(xí)生活我很幸福,是他們讓我的大學(xué)變得很有意義。在未來的人生里我希望和他們相互幫助相互鼓勵(lì),一直做最好的朋友。</p><p> 正是因?yàn)樗麄冊(cè)陔娔X技術(shù)上的無
103、私指引,對(duì)我出現(xiàn)的問題也幫助我想辦法解決我才能得以順利完成該論文。</p><p><b> 附錄:</b></p><p> 附錄一: 部分仿真原理圖:</p><p> 附錄二 :部分源程序:</p><p> 簡易邏輯分析儀的數(shù)字信號(hào)采集、處理、串行發(fā)送的部分程序.</p><p>
104、 // LOGICAL ANALIST</p><p> // main.c @12MHz</p><p> #include <89C51C.H></p><p> #include <stdio.h></p><p> #include <math.h></p><p&g
105、t; #define lint unsigned long</p><p> #define uint unsigned int</p><p> #define uchar unsigned char</p><p> idata struct series</p><p> { uchar Series[48];
106、 //signal series 24 bits&2 pages</p><p> uchar Time_flag_line; //0--23</p><p> uchar Trigger_Position; //single trigger position -3---19</p><p> uchar Gat
107、e_Voltage;//2.5V default</p><p><b> } Series;</b></p><p> uchar temp1[3];</p><p> uchar Series_Number=0;//signal series</p><p> uchar DispArray[8]
108、,DispArrayTemp[8]; //disp series array</p><p> uchar Trigger_Word=0x03,Trigger_Word_Temp; //single trigger word temp</p><p> uchar Trigger_Level=0,Trigger_Level_Temp; //trigger l
109、evel (0)NoTrigger</p><p> int Trigger_Position_Temp=0,j=0;</p><p> uchar key; //keyValue</p><p> uchar i,temp;</p><p> uc
110、har idata PageFull; //Page being displayed. (_NO)</p><p> bit enter=0;</p><p> bit sent=0; //send done</p><p> bit send_ok=0; //sen
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于vga顯示的邏輯分析儀畢業(yè)論文
- 基于labview的功率分析儀的設(shè)計(jì)畢業(yè)論文
- 畢業(yè)論文——音頻信號(hào)分析儀
- 畢業(yè)論文——音頻信號(hào)分析儀
- 數(shù)據(jù)綜合分析儀邏輯分析儀模塊軟件設(shè)計(jì)
- 數(shù)據(jù)綜合分析儀邏輯分析儀模塊軟件設(shè)計(jì).pdf
- 簡易信號(hào)傳輸性能分析儀【畢業(yè)論文】
- 畢業(yè)設(shè)計(jì)---基于usb接口的虛擬邏輯分析儀設(shè)計(jì)
- 音頻信號(hào)分析儀(a題)——畢業(yè)論文
- 畢業(yè)設(shè)計(jì)---基于usb接口的虛擬邏輯分析儀設(shè)計(jì)
- 數(shù)字頻譜分析儀設(shè)計(jì)本科畢業(yè)論文
- 基于單片機(jī)的簡易邏輯分析儀設(shè)計(jì)論文資料
- 虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 無線LXI邏輯分析儀硬件設(shè)計(jì).pdf
- 基于USB接口的邏輯分析儀設(shè)計(jì).pdf
- 高速LXI邏輯分析儀硬件設(shè)計(jì).pdf
- 高速邏輯分析儀硬件系統(tǒng)設(shè)計(jì).pdf
- LXI邏輯分析儀模塊硬件設(shè)計(jì).pdf
- 虛擬邏輯分析儀的研制.pdf
- 基于FPGA的虛擬邏輯分析儀的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論