基于EoS系統(tǒng)ASIC芯片中數(shù)據(jù)處理模塊的驗(yàn)證方法研究.pdf

1、芯片驗(yàn)證是保證芯片成功的重要手段，RTL級(jí)仿真驗(yàn)證是芯片開發(fā)流程中必不可少的環(huán)節(jié)，只有經(jīng)過充分地仿真驗(yàn)證，才能保證芯片設(shè)計(jì)的零缺陷，才能進(jìn)行投片。EoS芯片實(shí)現(xiàn)了以太網(wǎng)報(bào)文在SDH上的傳輸，大大提高了數(shù)據(jù)傳輸?shù)母咝院涂煽啃?。EoS芯片中的數(shù)據(jù)處理模塊DP即完成GFP/HDLC/LAPS封裝、解封裝業(yè)務(wù)，GFP/HDLC/LAPS技術(shù)是實(shí)現(xiàn) EoS的關(guān)鍵技術(shù)之一。要在有限的時(shí)間里對(duì)數(shù)據(jù)處理模塊DP的功能、性能和可靠性進(jìn)行很好地驗(yàn)證，必須

2、選擇最合適最高效的驗(yàn)證方法，制定詳盡完備的驗(yàn)證方案。
　　本文從DP的規(guī)格出發(fā)，在深刻理解規(guī)格的基礎(chǔ)上，制定驗(yàn)證策略和驗(yàn)證方案。驗(yàn)證方法上，采用目前最流行的基于測試向量自動(dòng)生成的功能覆蓋率驅(qū)動(dòng)的隨機(jī)驗(yàn)證技術(shù)，利用功能強(qiáng)大內(nèi)容豐富的E語言進(jìn)行集成測試和系統(tǒng)測試。驗(yàn)證環(huán)節(jié)上，為了保證芯片的高質(zhì)量，選擇了單元測試、集成測試、系統(tǒng)測試、FPGA測試和后仿真五個(gè)環(huán)節(jié)。同時(shí)，為了保證芯片的軟硬件兼容，本項(xiàng)目對(duì)軟硬件協(xié)同驗(yàn)證進(jìn)行研究，開發(fā)軟硬件

3、協(xié)同驗(yàn)證平臺(tái)來保證芯片的軟硬件兼容性。驗(yàn)證方案包括功能點(diǎn)提取和測試點(diǎn)分解，可重用驗(yàn)證平臺(tái)的搭建計(jì)劃制定，完整的功能覆蓋率收集計(jì)劃分析，保證了驗(yàn)證的完整性和有序性。
　　根據(jù)制定的驗(yàn)證策略和驗(yàn)證方案，基于Specman E搭建了EVC驗(yàn)證環(huán)境，基于測試點(diǎn)規(guī)劃編寫了隨機(jī)測試用例，進(jìn)行了IT/ST驗(yàn)證，以及軟硬件兼容測試，得到功能正確的100％網(wǎng)表，并對(duì)100%網(wǎng)表進(jìn)行綜合和STA。最后，對(duì)帶有SDF反標(biāo)的100%網(wǎng)表進(jìn)行后仿真，得到功