基于system verilog的數(shù)據(jù)處理芯片的加密模塊的功能驗(yàn)證.pdf

1、在信息技術(shù)大爆炸的今天，效率成為一個(gè)企業(yè)成敗的關(guān)鍵。隨著芯片功能復(fù)雜度的增加，芯片的規(guī)模也越來越大，基于IP(Intellectual Property)的SOC(System On Chip)設(shè)計(jì)方法應(yīng)運(yùn)而生。采用IP技術(shù)可以提高設(shè)計(jì)效率，縮短芯片的開發(fā)周期，而基于IP的SOC芯片的功能驗(yàn)證也是芯片開發(fā)過程中至關(guān)重要的環(huán)節(jié)，占用芯片開發(fā)周期的70％左右。事實(shí)證明，芯片第一次流片不成功的主要原因就是存在功能缺陷。雖然傳統(tǒng)的驗(yàn)證方法盡力保

2、持技術(shù)更新以適應(yīng)設(shè)計(jì)尺寸以及復(fù)雜度的增加，但驗(yàn)證仍然是當(dāng)今集成電路設(shè)計(jì)中面臨的最大挑戰(zhàn)。硬件描述語言用于寄存器傳輸級(jí)的設(shè)計(jì)，而驗(yàn)證語言需要更加抽象的性能，這樣就造成了硬件描述語言與硬件驗(yàn)證語言的分向發(fā)展，從而使整個(gè)設(shè)計(jì)和驗(yàn)證的過程變得復(fù)雜。因此，探討一種高效的功能驗(yàn)證方法，縮短驗(yàn)證的時(shí)間以及確保驗(yàn)證的完備性，成為驗(yàn)證面臨的主要問題。
　　本文驗(yàn)證的對(duì)象是數(shù)據(jù)處理芯片中的加密模塊，該芯片采用基于IP的SOC設(shè)計(jì)方法。其中的加密算法模

3、塊部分采用之前項(xiàng)目中的IP，外加一些控制電路和接口，可以實(shí)現(xiàn)多種加密算法。在本文中，首先對(duì)加密模塊進(jìn)行介紹，然后根據(jù)加密模塊的特點(diǎn)，采用自底向上的驗(yàn)證方法，先對(duì)加密引擎單元逐一進(jìn)行驗(yàn)證，然后對(duì)整個(gè)加密模塊進(jìn)行驗(yàn)證。驗(yàn)證過程采用基于System Verilog的VMM(Verification Methodology Manual)驗(yàn)證方法學(xué)，為加密引擎設(shè)計(jì)了一個(gè)高效的、自動(dòng)化的、可重用的驗(yàn)證平臺(tái)，此驗(yàn)證平臺(tái)是一種基于事務(wù)的層次化結(jié)構(gòu)，并

4、詳細(xì)講述了驗(yàn)證平臺(tái)中重要組件的實(shí)現(xiàn)方法。加密引擎驗(yàn)證平臺(tái)中的一些驗(yàn)證組件可以在加密模塊的驗(yàn)證平臺(tái)中重用。使用VMM標(biāo)準(zhǔn)庫提供的函數(shù)，結(jié)合perl腳本語言以及makefile簡(jiǎn)化了仿真的過程，這也大大提高了驗(yàn)證的效率。加密模塊激勵(lì)的開發(fā)采用覆蓋率驅(qū)動(dòng)的約束隨機(jī)激勵(lì)，約束隨機(jī)自動(dòng)產(chǎn)生測(cè)試用例，使驗(yàn)證變得自動(dòng)化，并能發(fā)現(xiàn)驗(yàn)證人員考慮不到的錯(cuò)誤。通過覆蓋率的分析對(duì)設(shè)計(jì)的功能對(duì)象進(jìn)行全面檢查，之后給出加密模塊的仿真過程及其結(jié)果。仿真完成后在FPG