基于system verilog的數(shù)據(jù)處理芯片的加密模塊的功能驗證.pdf

1、在信息技術(shù)大爆炸的今天，效率成為一個企業(yè)成敗的關(guān)鍵。隨著芯片功能復(fù)雜度的增加，芯片的規(guī)模也越來越大，基于IP(Intellectual Property)的SOC(System On Chip)設(shè)計方法應(yīng)運而生。采用IP技術(shù)可以提高設(shè)計效率，縮短芯片的開發(fā)周期，而基于IP的SOC芯片的功能驗證也是芯片開發(fā)過程中至關(guān)重要的環(huán)節(jié)，占用芯片開發(fā)周期的70％左右。事實證明，芯片第一次流片不成功的主要原因就是存在功能缺陷。雖然傳統(tǒng)的驗證方法盡力保

2、持技術(shù)更新以適應(yīng)設(shè)計尺寸以及復(fù)雜度的增加，但驗證仍然是當今集成電路設(shè)計中面臨的最大挑戰(zhàn)。硬件描述語言用于寄存器傳輸級的設(shè)計，而驗證語言需要更加抽象的性能，這樣就造成了硬件描述語言與硬件驗證語言的分向發(fā)展，從而使整個設(shè)計和驗證的過程變得復(fù)雜。因此，探討一種高效的功能驗證方法，縮短驗證的時間以及確保驗證的完備性，成為驗證面臨的主要問題。
　　本文驗證的對象是數(shù)據(jù)處理芯片中的加密模塊，該芯片采用基于IP的SOC設(shè)計方法。其中的加密算法模

3、塊部分采用之前項目中的IP，外加一些控制電路和接口，可以實現(xiàn)多種加密算法。在本文中，首先對加密模塊進行介紹，然后根據(jù)加密模塊的特點，采用自底向上的驗證方法，先對加密引擎單元逐一進行驗證，然后對整個加密模塊進行驗證。驗證過程采用基于System Verilog的VMM(Verification Methodology Manual)驗證方法學，為加密引擎設(shè)計了一個高效的、自動化的、可重用的驗證平臺，此驗證平臺是一種基于事務(wù)的層次化結(jié)構(gòu)，并

4、詳細講述了驗證平臺中重要組件的實現(xiàn)方法。加密引擎驗證平臺中的一些驗證組件可以在加密模塊的驗證平臺中重用。使用VMM標準庫提供的函數(shù)，結(jié)合perl腳本語言以及makefile簡化了仿真的過程，這也大大提高了驗證的效率。加密模塊激勵的開發(fā)采用覆蓋率驅(qū)動的約束隨機激勵，約束隨機自動產(chǎn)生測試用例，使驗證變得自動化，并能發(fā)現(xiàn)驗證人員考慮不到的錯誤。通過覆蓋率的分析對設(shè)計的功能對象進行全面檢查，之后給出加密模塊的仿真過程及其結(jié)果。仿真完成后在FPG