一種用于高速D-A轉(zhuǎn)換器的高速流水線低邏輯復(fù)雜度DEM譯碼電路.pdf

1、數(shù)模轉(zhuǎn)換器(DAC)是現(xiàn)代數(shù)字和模擬電路中用途廣泛的重要接口部件。隨著計(jì)算機(jī)、數(shù)字信號(hào)處理、通信等技術(shù)的發(fā)展，DAC成為了提高信號(hào)處理速度和精度的關(guān)鍵。這些對(duì)DAC的精度和速度提出了更高的要求。在高速高精度DAC設(shè)計(jì)中，高速譯碼器是整個(gè)DAC設(shè)計(jì)的難點(diǎn)和瓶頸之一。
　　論文設(shè)計(jì)了一種用于高速高精度DAC的高速流水線低邏輯復(fù)雜度DEM譯碼電路，能有效地減少高速DAC中信號(hào)變換的非線性誤差。論文以14位DAC為例來(lái)說(shuō)明這種譯碼方式的結(jié)

2、構(gòu)特點(diǎn)。14位輸入采用5+5+4的分段混合譯碼方式，其中高五位和中五位都采用新型的低邏輯復(fù)雜度的DEM譯碼方式，低四位采用二進(jìn)制譯碼方式。
　　論文采用Matlab對(duì)14位DEMDAC進(jìn)行建模和仿真，當(dāng)輸入信號(hào)頻率為121MHz，采樣頻率為1GHz時(shí)，無(wú)雜波動(dòng)態(tài)范圍為99.84dB，信噪比為85.94dB，有效位數(shù)為13.9位，積分非線性誤差為0.522LSB，微分非線性誤差為0.259LSB?；赟MIC0.18μm1P6MCM