基于PowerPC體系結(jié)構(gòu)X型微處理器整數(shù)單元的設(shè)計與實現(xiàn).pdf

1、本課題是設(shè)計一款基于PowerPC體系結(jié)構(gòu)的微處理器，重點針對整數(shù)單元進行設(shè)計與實現(xiàn)工作。整數(shù)單元是微處理器的核心運算單元，因此它的設(shè)計直接影響著整個系統(tǒng)的CPI和功耗指標(biāo)。本課題的微處理器在結(jié)構(gòu)上設(shè)計了兩個并行的整數(shù)單元(IU1和IU2)，這樣可以同時處理兩條整數(shù)指令。在綜合考慮微處理器的性能和硬件消耗上，本文主要設(shè)計并實現(xiàn)了整數(shù)單元的幾個重要模塊：加法器、乘法器、除法器，并且對設(shè)計的電路進行了驗證。
　　 在分析設(shè)計這幾個重

2、點模塊時，本文提出了一些針對算法或電路的優(yōu)化。對于加法器的設(shè)計，本微處理器采用了超前進位加法器，并進行了級間進位的折衷處理，提高性能的同時兼顧了通用性。乘法器本文采用了改進Booth算法，在乘數(shù)編碼時，我們采用多周期方式來實現(xiàn)，這樣做在很大程度上簡化了編碼電路、部分積電路、以及壓縮器電路，使版圖的面積節(jié)省了70％，有效地折衷了性能和消耗。除法器的設(shè)計上，本文有別于其它微處理器，在硬件上設(shè)計了一款能夠獨立完成有符號和無符號除法指令的功能模