基于RFID系統(tǒng)的高速低功耗SRAM設(shè)計(jì).pdf

1、隨著移動(dòng)基站、非接觸式IC卡等無線嵌入式設(shè)備的興起,作為數(shù)據(jù)緩沖器的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)在實(shí)時(shí)數(shù)據(jù)處理中扮演著重要的角色,甚至直接決定了這些嵌入式設(shè)備的性能。SRAM雖然可以用純數(shù)字的設(shè)計(jì)方法(例如代碼生成)輕易得到,但是面積小、性能高和功耗低的SRAM必須從工藝、結(jié)構(gòu)、面積等各個(gè)方面綜合設(shè)計(jì)。因此,用全定制的設(shè)計(jì)方法優(yōu)化 SRAM的速度、功耗和面積成為芯片設(shè)計(jì)中的一個(gè)重要問題。
　　本論文在Cadence平臺(tái)下采用SM

2、IC0.35μm標(biāo)準(zhǔn)工藝從存儲(chǔ)陣列、存儲(chǔ)單元、譯碼通路和數(shù)據(jù)通路等方面進(jìn)行了512×8b it嵌入式SRAM的優(yōu)化設(shè)計(jì)。在儲(chǔ)存陣列布局上,采用字線分割和位線分割相結(jié)合的方法,有效減小了字線或位線過長帶來的功耗和延時(shí);陣列塊采取防串?dāng)_排列,提高了讀寫時(shí)陣列的穩(wěn)定性。在譯碼通路中,運(yùn)用邏輯功效理論,采用分級(jí)譯碼的方案,綜合靜態(tài)譯碼和動(dòng)態(tài)譯碼的優(yōu)點(diǎn),優(yōu)化了譯碼通路的功耗和延時(shí)。在數(shù)據(jù)通路優(yōu)化上,采用基于復(fù)制單元跟蹤位線變化的自定時(shí)技術(shù)建立靈敏

3、放大器所需的最小位線擺幅,提高了數(shù)據(jù)的讀取速度并降低了功耗。
　　對(duì)于傳統(tǒng)預(yù)充電單元增多帶來版圖面積增加和冗余充電的問題,本文設(shè)計(jì)了預(yù)充電譯碼電路。在數(shù)據(jù)存取前,只對(duì)需要充電的位線進(jìn)行預(yù)充電,降低了充電功耗;通過將預(yù)充單元并入讀寫驅(qū)動(dòng)模塊大幅減少了預(yù)充電單元的使用,從而節(jié)省了芯片版圖面積。
　　論文SRAM版圖面積為499×591um2,并對(duì)芯片性能的前后仿真進(jìn)行了對(duì)比。后仿真顯示,在100MHz頻率下,數(shù)據(jù)讀出時(shí)間為6 n