基于電源電壓調整技術的低功耗SRAM設計.pdf

1、隨著手持電池供電設備的普及，功耗逐漸成為大規(guī)模集成電路設計最關心的問題。盡管各種低功耗技術層出不窮，但是降低電源電壓無疑是最直接最有效的辦法。嵌入式SRAM在片上系統(tǒng)中占據很大的面積，是一種很重要的功能模塊，它們的容量一般是幾千到幾兆比特不等。SRAM性能很大程度上受到電源電壓的影響，電源電壓的降低能夠減小SRAM的操作速度，而且衡量存儲數(shù)據穩(wěn)定性的兩個指數(shù)讀噪聲容限和寫噪聲容限也會隨著電源電壓的降低而降低。電源電壓調整技術就是較低的電

2、源電壓的前提下提升被操作單元的字線電壓和單元供電線電壓以達到提高讀噪聲容限、寫噪聲容限和操作速度的目的。
　　本文基于電源電壓調整技術采用0.18微米工藝設計了一個4KB的SRAM，主要由存儲單元陣列、升壓電路、電壓選擇電路、位線充電控制電路、列選擇電路、地址譯碼器和靈敏放大器組成。另外,還采用SMIC公司180nM工藝設計了SRAM的版圖，并進行了DRC和LVS驗證，版圖的面積為：139511μm2。
　　本文基于電源電壓