分立電荷俘獲存儲器模擬研究.pdf

1、隨著傳統(tǒng)浮柵存儲器的尺寸縮小受到限制，急需要發(fā)展下一代非揮發(fā)存儲器，目前對新一代非揮發(fā)存儲器的研究非常廣泛，有鐵電存儲器，阻變式存儲器、納米晶存儲器，電荷陷阱存儲器、相變存儲器、有機(jī)物存儲器等。其中分立電荷俘獲型存儲器的研究非常之多，其中電荷陷阱存儲器(CTM：charge trapping memory)又是該領(lǐng)域的研究主流，它憑借其工藝與目前主流CMOS工藝基本兼容的特性，CTM具有極大的潛力成為下一代非揮發(fā)存儲器，從而率先占領(lǐng)新的

2、存儲器市場。
　　 傳統(tǒng)浮柵存儲器flash在小尺寸下存在嚴(yán)重的數(shù)據(jù)保持缺陷，浮柵阻擋層變薄，帶來比較嚴(yán)重的信息泄露危險，因為薄的阻擋層在P/E過程中更容易產(chǎn)生缺陷，從而導(dǎo)致存儲電荷一次性泄露。分立電荷俘獲型存儲器從理論上很好的解決這一問題，它利用電荷存儲層中的分立陷阱來存儲電荷的，從而將存儲的電荷分立化，就算阻擋層中出現(xiàn)缺陷，也只能引起離缺陷最近的極小部分存儲電荷的泄露，并不影響其存儲信息的狀態(tài)，從而保證存儲器的正常工作。關(guān)于

3、分立電荷俘獲型存儲器研究主要有三個大的方向，一是從結(jié)構(gòu)上對電倚進(jìn)行分立存儲，如目前研究很多的納米晶存儲器；二是直接從存儲材料入手，利用存儲信息的化合物材料的分立陷阱來實現(xiàn)存儲功能；三是將以上兩種方法結(jié)合起來。
　　 采用納米晶作為電荷存儲介質(zhì)，這種利用分立的納米晶顆粒來實現(xiàn)電荷的分立存儲，避免了傳統(tǒng)浮柵閃存中因氧化層厚度變薄而引起信息泄漏的問題，在具有較好數(shù)據(jù)保持能力的情況下，能夠相當(dāng)程度的降低存儲器件的操作電壓。因而它也是下一

4、代非易失性存儲器的有力競爭者之一，引起廣大研究者極大的興趣。盡管分立電荷俘獲型納米晶存儲器具有較快的擦/寫速度、較低的操作電壓等優(yōu)勢，但是尺寸縮小后，納米晶的數(shù)量將會存在很大的限制，因為納米晶數(shù)量越多，顆粒直徑越大，存儲性能越優(yōu)越，這無疑是一對矛盾，而且不同器件在同一生產(chǎn)工藝下出來的數(shù)量可能都會波動，器件的均勻性也會受到較大影響。因此，我們?nèi)孕柩芯啃阅芨鼮槔硐氲姆且资源鎯ζ鳌?br>　　 與此同時發(fā)展起來的電荷陷阱存儲器利用的是俘獲

5、層中材料本身的缺陷來存儲電荷，利用不同材料中的陷阱，甚至通過對材料進(jìn)行改性來獲得更多的缺陷，進(jìn)一步實現(xiàn)信息電荷的分立存儲，它同時還可以實現(xiàn)多位存儲，進(jìn)而可以在相同的面積、技術(shù)條件下獲得更高的存儲密度，目前主流的電荷陷阱存儲器結(jié)構(gòu)SONOS至少可以達(dá)到22nm的工藝節(jié)點。由此可見，電荷陷阱存儲器無疑有效的解決了很多問題，比如傳統(tǒng)浮柵在小尺寸下的可靠性下降問題，突破了納米晶存儲器尺寸進(jìn)一步縮小的瓶頸等等。
　　 綜上，本文對分離電荷

6、俘獲型存儲器展開了一系列的模擬研究，文章首先簡單介紹了Flash memory的原理、結(jié)構(gòu)與應(yīng)用，接著突出介紹分立電荷俘獲型存儲器的主要結(jié)構(gòu)原理及性能研究情況，第三章主要研究了納米晶存儲器結(jié)構(gòu)對其存儲性能的相關(guān)影響，第四章著重對CTM存儲材料的模擬選取，以及其性能參數(shù)指標(biāo)進(jìn)行了著重的研究，采用新的視角與方法對CTM進(jìn)一步研究起到了非常重要的借鑒作用，即采用了第一性原理對一些材料進(jìn)行了深入的計算和分析，試圖給CTM材料選取提供一套科學(xué)的解