新型存儲器在FPGA中應(yīng)用的關(guān)鍵技術(shù)研究.pdf

1、隨著集成電路制造工藝的發(fā)展，先進(jìn)的ASIC制造工藝已經(jīng)被用于FPGA的生產(chǎn)，F(xiàn)PGA因其非經(jīng)常性工程(NRE)成本低、上市時間短，正逐漸取代ASIC成為集成電路設(shè)計的主要實現(xiàn)策略。對于特征尺寸小于0.13μm的先進(jìn)工藝代，F(xiàn)PGA主要采用靜態(tài)隨機(jī)存取存儲器(SRAM)作為編程技術(shù)。由于SRAM具有易失性，而EEPROM、Flash、antifuse等傳統(tǒng)非易失存儲器與標(biāo)準(zhǔn)邏輯工藝兼容性較差，很難集成到采用0.13μm以下先進(jìn)工藝的SRA

2、M FPGA芯片中，F(xiàn)PGA通常需要一塊片外的非易失存儲器在斷電時來保存配置信息，但這樣做容易導(dǎo)致配置信息被竊取而帶來安全問題。另外，SRAM編程點一般采用六管結(jié)構(gòu)，單元而積較大，給FPGA帶來較大的而積開銷，當(dāng)標(biāo)準(zhǔn)邏輯工藝按照摩爾定律微縮時，靜態(tài)保持功耗增長很快，對FPGA向更高門數(shù)和更高性能發(fā)展提出了挑戰(zhàn)。針對FPGA發(fā)展過程中存在的問題，本文基于新型存儲器從不同角度提出解決方案。
　　新型電阻隨機(jī)存取存儲器(RRAM)已被證

3、明與標(biāo)準(zhǔn)邏輯工藝具有良好的兼容性。本文利用這一重要優(yōu)越性，針對SRAM編程技術(shù)的安全問題，提出了一種9T2R結(jié)構(gòu)的非易失SRAM(NVSRAM)編程點及其操作算法，使FPGA具有安全、快速上電啟動等優(yōu)點。而且，基于所提出的RRAM編程技術(shù)實現(xiàn)動態(tài)重配置時，部分重配置耗時很短，多上下文配置硬件開銷較小。本文還給出了相應(yīng)FPGA關(guān)鍵模塊的電路設(shè)計，包括查找表(LUT)、可編程布線資源和配置存儲器，并提出了一種低功耗的工作模式。本文采用嵌入R

4、RAM工藝的0.13μm標(biāo)準(zhǔn)邏輯工藝流片驗證了所提出的RRAM編程技術(shù)的可行性。
　　傳統(tǒng)FPGA中的查找表一般采用靜態(tài)CMOS邏輯的設(shè)計方式，這種邏輯形式速度比較慢，而積比較大，而且功耗通常比較大。本文把動態(tài)CMOS邏輯與ITIR RRAM單元相結(jié)合，針對已報道的MRAM動態(tài)非易失查找表的缺陷，采用RRAM編程技術(shù)，并在電路結(jié)構(gòu)作了一些優(yōu)化，設(shè)計了一個高速、低功耗、高可靠性的動態(tài)非易失查找表。與靜態(tài)查找表相比，動態(tài)查找表依賴時鐘

5、，設(shè)計相對復(fù)雜，但它為要求高性能運算的FPGA提供了一種設(shè)計策略。本文采用嵌入RRAM工藝的0.13μm標(biāo)準(zhǔn)邏輯工藝流片驗證了所提出的RRAM動態(tài)非易失查找表的功能。
　　新型二管嵌入式DRAM(2T eDRAM)采用標(biāo)準(zhǔn)CMOS工藝，而且單元而積小，經(jīng)常在采用先進(jìn)工藝要求高密度存儲的場合代杵SRAM。針對SRAM編程點而積較大的問題，本文采用2TeDRAM代替SRAM實現(xiàn)FPGA的編程技術(shù)，并提出用restore算法和高閾值管去