基于FPGA的新型彈載存儲器設(shè)計.pdf

1、在導(dǎo)彈的測試系統(tǒng)中，數(shù)據(jù)存儲設(shè)備主要用于記錄導(dǎo)彈飛行時由傳感器接收的信號以及飛行過程中的各種參數(shù)。隨著彈載存儲性能要求的提升，設(shè)計出一款可以適應(yīng)測試信號多樣性、實時性以及穩(wěn)定性的數(shù)據(jù)存儲設(shè)備已經(jīng)勢在必行。本文提出了一種基于FPGA+eMMC FLASH存儲陣列的數(shù)據(jù)存儲方案，詳細(xì)論述了存儲陣列硬件電路設(shè)計以及基于FPGA的eMMC控制器邏輯設(shè)計。同時分析了固態(tài)存儲的發(fā)展趨勢，提出了基于串行UFS2.0協(xié)議的控制器設(shè)計框架，以滿足未來存儲

2、發(fā)展的需求。
　　本文主要完成以下三方面的工作內(nèi)容：
　　1.分析了各類主流的固態(tài)存儲芯片特性，設(shè)計了基于eMMC FLASH陣列的存儲架構(gòu)，詳細(xì)描述了存儲板卡的硬件設(shè)計，具體說明了電源方案、高速接口互連、時鐘分配以及上位機通信等設(shè)計原理和方法。
　　2.對eMMC FLASH并行存儲架構(gòu)的邏輯控制進行了詳細(xì)設(shè)計，介紹了存儲板卡的工作流程以及數(shù)據(jù)流與緩存方案，說明了存儲的讀寫、擦除以及CRC校驗等功能的設(shè)計方法和實現(xiàn)過

3、程，同時實現(xiàn)了存儲板卡與上位機之間的以太網(wǎng)通信，并且在板卡上完成了驗證與性能測試。
　　3.考慮到eMMC FLASH陣列并行總線的局限性，提出了基于UFS2.0協(xié)議的高速串行存儲架構(gòu)，設(shè)計了基于FPGA高速串行收發(fā)器GTX的UFS2.0控制器的基本框架，并實現(xiàn)了部分模塊的邏輯功能。
　　本文完成了基于FPGA+eMMC FLASH架構(gòu)的數(shù)據(jù)存儲系統(tǒng)的硬件設(shè)計和邏輯設(shè)計。并分析了高速串行總線的優(yōu)點，設(shè)計了UFS2.0控制器的