RFID系統(tǒng)VCD端的數(shù)字實現(xiàn)及仿真綜合.pdf_第1頁
已閱讀1頁,還剩56頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、RFID(即Radio Frequency Identification)稱為射頻識別,隨著其應用需求的增加,促進人們對此項技術(shù)的研究。RFID技術(shù)中關鍵問題之一是如何解決多個標簽同時發(fā)送消息產(chǎn)生的沖突,減少處理沖突所用的時間成為研究熱點。目前現(xiàn)有的抗沖突算法包括二進制算法及其變形算法,它們處理沖突所需時間消耗大,如何提高抗沖突的速率,減少抗沖突算法的時間消耗越來越受到人們的關注。
   ISO/IEC15693標準規(guī)定的高頻段

2、(13.56MHz)的射頻識別系統(tǒng),具有讀取距離遠,可以穿透金屬和多種其他的材料的特點。同時,它讀寫區(qū)域相對均勻,相對于低頻標簽其數(shù)據(jù)傳輸快,且系統(tǒng)具有抗沖突特性。故本文針對13.56MHz的高頻RFID系統(tǒng)VCD(Vicinity Couple Device)部分,使用二進制算法來實現(xiàn)標簽識別的模擬,并對二進制搜索算法進行改進,提出了分段搜索算法。經(jīng)Matlab仿真證實,當標簽數(shù)目很多時,分段搜索算法由于進行特定的分段可以節(jié)省傳輸?shù)臄?shù)

3、據(jù)量從而減少時間消耗。
   另外,本文利用硬件描述語言Verilog HDL,將規(guī)劃設計好的編碼模塊、解碼模塊、沖突檢測模塊、沖突處理模塊、控制單元模塊等進行描述,并用主狀態(tài)機設置狀態(tài)來選擇工作的模塊。在仿真通過后,將Verilog文件通過Quartus軟件進行綜合,得出所需要的邏輯單元信息、引腳等。綜合成功后將工程文件下載到FPGA開發(fā)板中驗證。實驗證明,本論文完成符合ISO/IEC15693標準且使用二進制搜索算法處理沖突

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論