非晶硅薄膜晶體管在柵漏電應(yīng)力下的退化研究.pdf

1、本文主要研究了非晶硅薄膜晶體管(a-Si TFT)在柵漏電應(yīng)力條件下的的退化特征，并分析其相應(yīng)退化機(jī)制。在正柵壓(Vg)應(yīng)力下，缺陷態(tài)的產(chǎn)生(state creation)或電子俘獲(electron trapping)導(dǎo)致器件閾值電壓(Vth)正向漂移。且退化符合關(guān)系式：△Vth=C·Vgγ·tβ，其中γ≈1.5，β≈0.34。而當(dāng)應(yīng)力Vg為負(fù)時(shí)，state creation和空穴俘獲(hole trapping)共同影響器件特性。直

2、流負(fù)Vg應(yīng)力時(shí)，state creation基本主導(dǎo)，導(dǎo)致Vth發(fā)生正向漂移。但當(dāng)應(yīng)力電壓高至-80V時(shí)，器件在hole trapping機(jī)制的影響下出現(xiàn)了兩階段退化特征，即在一段時(shí)間的正向Vth漂移之后，又發(fā)生了反向漂移。而在交流負(fù)Vg應(yīng)力下，這兩種機(jī)制的主導(dǎo)取決于應(yīng)力頻率和時(shí)間等因素。因此我們觀察到了剛好相反的另一種兩階段退化。此外，應(yīng)力溫度和幅度都增強(qiáng)這兩種機(jī)制。還有，和這兩種機(jī)制相聯(lián)系的恢復(fù)現(xiàn)象也被分別觀察到。State cre

3、ation和空穴注入(holeinjection)機(jī)制分別導(dǎo)致了漏電流在低頻負(fù)Vg應(yīng)力下下降，而在高頻負(fù)Vg應(yīng)力下上升。
　　 其次，我們也研究了器件在固定負(fù)Vg，不同漏端電壓(Vd)應(yīng)力下的退化行為。我們發(fā)現(xiàn)，在直流Vd應(yīng)力下，state creation在Vgd(=Vg-Vd)為負(fù)且較大時(shí)占主導(dǎo)，而electron trapping在正Vgd時(shí)占主導(dǎo)。在交流Vd應(yīng)力下，state creation，electron trap