已閱讀1頁,還剩71頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、隨著集成電路制造工藝不斷進步,處理器設計已經(jīng)進入了SoC時代。由于異步電路沒有時鐘,具有功耗低、速度快、兼容性好和抗電磁干擾等特點,近年來又成為研究的目標。
本文對異步電路系統(tǒng)設計的關鍵技術進行了研究,討論了異步電路握手協(xié)議、異步電路延時模型和基于異步語言Balsa的設計方法。在對微控制器指令系統(tǒng)、內(nèi)核結構、執(zhí)行過程深入分析的基礎上,按照自頂向下的模塊化設計流程,完成了微處理器的算術邏輯單元,寄存器,譯碼器等關鍵模塊的設計,實
2、現(xiàn)了采用異步Balsa語言設計的異步微處理器核,并在Xilinx的集成環(huán)境下對全異步微處理器進行了功能仿真。
為了與資源豐富的同步IP組成SoC系統(tǒng),論文在接口設計中,提出了同異步接口設計方法,并完成基于四項雙軌協(xié)議的同步轉異步、異步轉同步的接口設計,并應用于設計的異步微處理器。
本文設計的全異步微處理器,在指令的執(zhí)行效率、最高握手頻率、靜態(tài)功耗和抗干擾方面都有一定優(yōu)勢。采用的基于異步語言Balsa的設計方法對異步電
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低功耗異步80C51微處理器設計.pdf
- 異步處理器的研究與設計.pdf
- 基于Balsa的異步電路設計方法研究.pdf
- 基于fpga的微處理器設計
- 微處理器
- 基于RISC的微處理器研究與設計.pdf
- 一種異步結構的數(shù)據(jù)流處理器設計.pdf
- 基于FPGA的VLIW微處理器設計實現(xiàn).pdf
- 基于SMT技術的微處理器結構研究.pdf
- 基于ARM微處理器的應用研究.pdf
- 微處理器驗證方法研究.pdf
- 8086微處理器引腳
- 微處理器工作原理
- 基于FPGA技術的嵌入式微處理器設計研究.pdf
- 基于微處理器IP核的ASIC設計技術研究.pdf
- 基于微處理器應用的低功耗存儲器設計.pdf
- 微處理器外文翻譯
- 32位RISC微處理器設計研究.pdf
- 外文翻譯--微處理器
- 基于SPARC IU的嵌入式微處理器設計.pdf
評論
0/150
提交評論