14bit 80MS-s流水線ADC中采樣保持器和增益數(shù)模單元的設(shè)計(jì).pdf

1、隨著數(shù)字信號(hào)處理在高分辨率圖像、視頻處理以及無線通信等領(lǐng)域的廣泛應(yīng)用，對高速、高精度、低功耗的可嵌入式模數(shù)轉(zhuǎn)換器（ADC）的需求日益迫切。流水線（Pipelined）ADC能同時(shí)達(dá)到較高的精度和速度，因而在各種場合中越來越多地被采用。采樣保持器（S/H）和增益數(shù)模單元（MDAC）是流水線ADC中最重要的兩個(gè)模塊。
　　 論文首先討論了流水線ADC的基本原理，以及S/H和MDAC在流水線型ADC中的功能和作用，對S/H和MDAC中

2、的各種非理想效應(yīng)分別進(jìn)行了詳細(xì)的分析，給出了常用的兩種采樣保持電路并進(jìn)行優(yōu)缺點(diǎn)比較。通過對采樣保持電路的噪聲和運(yùn)算放大器分別建模，得到了最低功耗下的采樣電容值以及建立時(shí)間優(yōu)化的折疊式增益增強(qiáng)型共源共柵放大器（GBCA）設(shè)計(jì)參數(shù)。論文設(shè)計(jì)了一種提升運(yùn)放轉(zhuǎn)換速率的電路結(jié)構(gòu)，有效地縮短了S/H的建立時(shí)間。論文通過對14比特流水線ADC進(jìn)行系統(tǒng)級的分析，確定了各級MDAC的精度。論文采用共源共柵補(bǔ)償更好地控制運(yùn)放的零極點(diǎn)位置，通過掃描運(yùn)放輸入寄

3、生參數(shù)，得到了最小電流情況下兩級運(yùn)放的設(shè)計(jì)參數(shù)，給出了對失配不敏感的動(dòng)態(tài)比較器設(shè)計(jì)方案，做出了S/H和MDAC各項(xiàng)性能的仿真圖形，并分別與理論對照分析。
　　 在此基礎(chǔ)上，基于SMIC0.18μm單層多晶六層金屬CMOS工藝設(shè)計(jì)了S/H和第一級MDAC的版圖，將S/H和MDAC聯(lián)合后仿真結(jié)果表明，在80MHz采樣頻率下，當(dāng)輸入信號(hào)接近奈奎斯特頻率40MHz時(shí)，測得輸出信號(hào)的SNDR為84.02dB，SFDR為96.87dB，在1