4T有源像素圖像拖影消除的工藝模擬與器件仿真.pdf

1、CMOS圖像傳感器是半導體行業(yè)發(fā)展非常迅速的一個重要分支。隨著CMOS工藝的不斷進步,CMOS圖像傳感器的性能不斷增強,具備了與CCD圖像傳感器競爭的實力,被廣泛應用到數碼電子產品、醫(yī)療設備、工業(yè)監(jiān)控等社會生活和工業(yè)生產的方方面面,市場前景廣闊。
　　 作為當前CMOS圖像傳感器的主流像素結構-四管有源像素(又稱鉗位二極管像素),很好的抑制了像素的表面暗電流和復位噪聲,實現了真正意義上的相關雙采樣,對于設計高性能、低噪聲CMOS

2、圖像傳感器具有重要意義。然而,由于CMOS圖像傳感器的工作電壓在2.5V～3.3V之間,遠遠低于CCD圖像傳感器,加之實際像素制造過程中一些非理想效應如摻雜分布不均勻、晶體缺陷或污染等問題造成的陷阱能級以及電勢偏差(下陷或勢壘),因此光生信號電荷從鉗位二極管區(qū)(PPD)向存儲節(jié)點區(qū)(FD)傳輸的過程中容易發(fā)生不完全電荷傳輸,滯留在PD區(qū)的殘余電荷就會產生圖像拖影。因此,在當前的CMOS工藝條件下,如何設計像素結構來消除CMOS圖像傳感器

3、中的圖像拖影就顯得非常重要。
　　 本文利用工藝／器件仿真工具ISE-TCAD,研究了四管CMOS圖像傳感器像素中的圖像拖影,對其中的信號電荷傳輸過程進行了建模,并從工藝角度對圖像拖影進行了優(yōu)化。首先,通過對四管CMOS圖像傳感器像素噪聲的分析與研究,借助于鉗位光電二極管、傳輸管與存儲節(jié)點間的勢阱結構變化,給出了一種測試鉗位二極管夾斷電壓(Pinch-off voltage)的方法,實驗測得的夾斷電壓值對于如何設計PPD結構以提

4、高電荷傳輸效率具有重要意義。接著論文從工藝仿真角度出發(fā),從包括傳輸柵(TG)溝道閾值電壓注入調整,鉗位光電二極管(PPD)N型雜質的注入劑量和注入角度調整,以及確保信號電荷轉移的傳輸門電壓幾個方面分別對圖像拖影進行了仿真優(yōu)化,并最終設計了一個較優(yōu)的pinned像素電荷傳輸單元(PPD、TG和FD),得到了該傳輸單元的最優(yōu)工藝狀態(tài)及工作條件:傳輸柵溝道注入劑量7.0e+12 cm-2,光電二極管N型雜質注入劑量3.0e+12 cm-2,注