已閱讀1頁，還剩48頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、可測性設計即調(diào)整電路的內(nèi)部結(jié)構(gòu),使電路變得易測.該文針對嵌入式微處理器Estar1的結(jié)構(gòu)特點,研究并實現(xiàn)了邊界掃描、內(nèi)部全掃描和內(nèi)建自測試三種可測性設計技術(shù),取得了良好的效果,故障覆蓋率達到96﹪以上.邊界掃描測試是針對芯片的應用系統(tǒng)進行測試的,如PCB板測試.國際標準IEEE 1149.1規(guī)定了邊界掃描的基本電路和結(jié)構(gòu)和功能.該文結(jié)合標準模塊設計實現(xiàn)了Estar1的邊界掃描結(jié)構(gòu),并進行了擴展,應用到芯片內(nèi)部測試,節(jié)約了測試I/O口消耗
2、,簡化了測試過程.內(nèi)部掃描技術(shù)是為了克服時序電路由于狀態(tài)很難確定所導致的測試復雜度而提出的一種技術(shù),可以分為全掃描和部分掃描.該文根據(jù)Estar1的實際情況,設計實現(xiàn)了全掃描結(jié)構(gòu),既得到了較高的故障覆蓋率,又對電路的延遲和芯片面積影響很小(延遲時間增加0.3﹪,芯片面積增加0.01﹪).內(nèi)建自測試(Buit-In-Self-Test, BIST)技術(shù)被認為是解決由于電路集成度越業(yè)越大所造成的測試費用巨大和測試訪問困難等問題的最有希望的技
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 嵌入式微處理器整數(shù)部分的設計與實現(xiàn).pdf
- 嵌入式微處理器CISC內(nèi)核設計與研究.pdf
- 嵌入式微處理器的低功耗實現(xiàn)研究.pdf
- 嵌入式微處理器開發(fā)系統(tǒng)的設計.pdf
- 32位RISC嵌入式微處理器設計.pdf
- 32位RISC嵌入式微處理器設計研究.pdf
- 基于SPARC IU的嵌入式微處理器設計.pdf
- 嵌入式微處理器中LCD控制器的設計與實現(xiàn).pdf
- 基于FPGA技術(shù)的嵌入式微處理器設計研究.pdf
- 低功耗嵌入式微處理器的VLSI設計研究.pdf
- 嵌入式微處理器未來市場趨勢
- SoC中嵌入式微處理器調(diào)試技術(shù)的研究與實現(xiàn).pdf
- 通用嵌入式微處理器仿真平臺的研究與實現(xiàn).pdf
- 嵌入式微處理器的設計分析與仿真驗證.pdf
- 基于嵌入式微處理器的FIR濾波器設計.pdf
- 嵌入式微處理器控制通路和接口的設計.pdf
- 32位嵌入式微處理器的高速緩存的設計與實現(xiàn).pdf
- 基于嵌入式微處理器的測試技術(shù)研究.pdf
- 嵌入式微處理器DMA的系統(tǒng)級優(yōu)化及實現(xiàn).pdf
- 基于SEP4020嵌入式微處理器ZigBee協(xié)議棧的設計與實現(xiàn).pdf
評論
0/150
提交評論