基于ARM的JAVA卡SOC設(shè)計(jì).pdf

1、隨著智能卡地越來越“智能”，市場(chǎng)的需求量急劇上升，同時(shí)越來越多的智能卡新應(yīng)用也隨之誕生。但與智能卡需求量急劇上升所矛盾的是：智能卡編程的復(fù)雜性，不統(tǒng)一性將嚴(yán)重阻礙智能卡的發(fā)展。然而這一切將隨著“Writeonce，runanywhereonanythingsafely”的JAVA出現(xiàn)而改變。任何支持JAVA卡應(yīng)用編程接口規(guī)范的程序都可以在JAVA智能卡上運(yùn)行。同時(shí)由于性能優(yōu)異，目前基于ARM技術(shù)的處理器已經(jīng)占據(jù)了32位RISC芯片的75

2、％的市場(chǎng)份額。因此應(yīng)用先進(jìn)的SOC設(shè)計(jì)方法和理論，設(shè)計(jì)開發(fā)基于ARMCPU核的JAVA卡芯片成為一個(gè)迫切的要求。這篇論文介紹了我在這方面做的一些工作，討論了一個(gè)適合于JAVA卡應(yīng)用的芯片設(shè)計(jì)?！　∥覀儾捎密浻布f(xié)同設(shè)計(jì)的方法，在芯片開發(fā)前期，使用軟件環(huán)境，仿真JAVA應(yīng)用，確認(rèn)出芯片的硬件配置。并在電路設(shè)計(jì)完成后，使用FPGA平臺(tái)來運(yùn)行JAVA程序，再次確認(rèn)芯片定義。整個(gè)設(shè)計(jì)以從ARM公司購(gòu)買的RTL級(jí)CPU代碼為核心，對(duì)芯片所需的相

3、關(guān)邏輯電路用Verilog語(yǔ)言進(jìn)行設(shè)計(jì)，并調(diào)用了HHNEC和公司內(nèi)部的相關(guān)硬IP核，完成了整個(gè)芯片電路的設(shè)計(jì)。嚴(yán)格按照SPEC定義，系統(tǒng)設(shè)計(jì)，各子模塊設(shè)計(jì)的流程，并編寫相應(yīng)的測(cè)試程序?qū)TL代碼進(jìn)行仿真。代碼完成后，先用FPGA實(shí)現(xiàn)與ARM硬件仿真器聯(lián)調(diào)的程序開發(fā)平臺(tái)，然后用綜合工具實(shí)現(xiàn)門級(jí)網(wǎng)表。經(jīng)布局布線后，對(duì)其進(jìn)行了形式驗(yàn)證，靜態(tài)時(shí)序分析，動(dòng)態(tài)功能仿真。其中CPU網(wǎng)表得到了ARM公司的驗(yàn)證確認(rèn)。設(shè)計(jì)將在年底HHNEC流片。　　本文