基于ARM和DSP的SoC系統(tǒng)級(jí)驗(yàn)證平臺(tái)研究與實(shí)現(xiàn).pdf

1、隨著微電子技術(shù)的飛速發(fā)展，硬件的集成度越來越高，這使得將CPU、存儲(chǔ)器和I/O設(shè)備集成到一個(gè)芯片上成為可能，SoC應(yīng)運(yùn)而生，并以其集成度高、可靠性好、產(chǎn)品問世周期短等特點(diǎn)逐步成為當(dāng)前嵌入式系統(tǒng)設(shè)計(jì)技術(shù)的主流。在SoC芯片開發(fā)過程中，驗(yàn)證是最復(fù)雜、最耗時(shí)、最關(guān)鍵的環(huán)節(jié)之一。隨著芯片設(shè)計(jì)規(guī)模的擴(kuò)大、復(fù)雜度的增加，驗(yàn)證已經(jīng)成為目前SoC芯片開發(fā)的瓶頸。因此，開發(fā)出一套高效率的SoC系統(tǒng)級(jí)驗(yàn)證平臺(tái)是非常有意義的。
　　本課題的研究目的是開

2、發(fā)出一套基于ARM和DSP的SoC系統(tǒng)級(jí)驗(yàn)證平臺(tái)，提高SoC系統(tǒng)級(jí)驗(yàn)證的速度和效率，從而可以縮短SoC芯片的開發(fā)周期。本文根據(jù)SoC系統(tǒng)級(jí)驗(yàn)證的特點(diǎn)，將其劃分為兩個(gè)驗(yàn)證層次：集成驗(yàn)證、軟硬件協(xié)同驗(yàn)證，并針對(duì)這兩個(gè)驗(yàn)證層次的側(cè)重點(diǎn)不同，分別設(shè)計(jì)實(shí)現(xiàn)了集成驗(yàn)證平臺(tái)和軟硬件協(xié)同驗(yàn)證平臺(tái)。
　　集成驗(yàn)證平臺(tái)側(cè)重于對(duì)整個(gè)SoC系統(tǒng)的互連和模塊基本功能進(jìn)行驗(yàn)證。該平臺(tái)將Synopsys公司的VIP技術(shù)和SystemC語言有效的結(jié)合在一起，實(shí)現(xiàn)

3、了SystemC語言對(duì)VIP指令的封裝，從而簡化了測試用例的開發(fā)與管理，提高了驗(yàn)證工作的效率。集成驗(yàn)證平臺(tái)的優(yōu)點(diǎn)在于：仿真速度快、能夠基于時(shí)序產(chǎn)生各種總線操作、可以實(shí)現(xiàn)寄存器測試自動(dòng)化。本文設(shè)計(jì)實(shí)現(xiàn)的集成驗(yàn)證平臺(tái)對(duì)于SoC系統(tǒng)互連和模塊基本功能的驗(yàn)證是非常高效的。
　　軟硬件協(xié)同驗(yàn)證平臺(tái)側(cè)重于對(duì)處理器啟動(dòng)以及整個(gè)SoC系統(tǒng)功能進(jìn)行驗(yàn)證。該平臺(tái)基于MentorGraphics公司的SeamlessCVE技術(shù)，實(shí)現(xiàn)了測試軟件單步調(diào)試和