基于FPGA的8051SOC設(shè)計.pdf

1、本論文主要完成了8051SOC的設(shè)計，設(shè)計采用VHDL語言進行設(shè)計描述，并且在Xilinx公司的FPGA(XC3S400)上通過驗證。同時研究SOC相關(guān)的設(shè)計思想以及IP設(shè)計和集成的方法。 論文簡單回顧單片機以及可編程邏輯器件的發(fā)展歷程，并且闡述單片機與可編程邏輯器件相結(jié)合的SOC設(shè)計思想。同時較為完整地介紹SOC設(shè)計流程中的一些概念及原理。 本文設(shè)計了8051常用外圍器件的接口IP模塊，包括：LCD顯示模塊的驅(qū)動電路接

2、口、鍵盤掃描及七段LED顯示電路接口、一路8位的DAC(數(shù)模轉(zhuǎn)換)以及一路12位的PWM(脈寬調(diào)制)。同時在FPGA中實現(xiàn)8051的64K×8bitROM以及64K×8bit外部RAM，從而無需在硬件外部擴展程序存儲器以及數(shù)據(jù)存儲器。微處理器采用軟8051IP，該IP與Intel公司的51系列單片機在指令系統(tǒng)上完全兼容。此外本設(shè)計還對該IP的串行通信模塊進行改進，將原來單緩沖SBUF改進為具有16字節(jié)大緩沖的串行通信模式，提高了8051

3、運行性能。通過修改8051IP參數(shù)，使得8051IP具有2個定時/計數(shù)器、2個串口通信。這樣的設(shè)計增加了8051的功能，滿足應(yīng)用中多定時/計數(shù)器、多串行通信接口的需求。 8051SOC采用Wishbone共享總線的連接方式，將各IP集成為一個系統(tǒng)。采用EDA工具對設(shè)計進行仿真、綜合，并且下載到Xilinx公司的FPGA(XC3S400)上進行硬件驗證。驗證結(jié)果表明：設(shè)計運行良好。 通過對8051SOC的研究，為以后進行更