集成電路制造過程中光刻系統(tǒng)仿真的多邊形處理算法研究.pdf

1、在過去的五十多年間，微電子技術尤其是集成電路領域的高速發(fā)展對電路性能的要求日益增長。作為集成電路制造中的核心技術，光刻工藝的飛速發(fā)展成功地使集成電路尺寸從微米級進入了納米級，這使得集成電路的規(guī)模和復雜程度越來越高。近幾年間，半導體主流制造技術從90nm，65nm轉移到40nm、28nm及以下，這意味著更小的特征尺寸(CD，criticaldimension)需要更先進的制造工藝以及更精確的制造流程，來提高集成電路的性能，降低功耗，此時，

2、在晶圓表面制造出來的圖形會發(fā)生明顯的畸變現(xiàn)象，隨即產生光學鄰近效應(OPE，OpticalProximityEffect)，從而影響集成電路的制造成品率。
　　為應對這一挑戰(zhàn)，在工業(yè)領域提出了分辨率增強技術(RET,ResolutionEnhancementTechnology)，以減少光學鄰近效應對集成電路制造的影響，使在現(xiàn)有生產環(huán)境下，能夠盡可能制造出特征尺寸更小的集成電路來。不管應用何種技術，均需要精確預測出在光刻條件下，通

3、過對掩模圖形進行照射呈現(xiàn)在晶圓表面的圖形。
　　本文在深入探討集成電路制造流程基礎上，提出了基于部分相干理論的光刻建模的多邊形處理算法，將掩模上的多邊形圖案進行切分優(yōu)化，將其劃分成若干矩形或三角形。并在Linux環(huán)境下應用C語言設計出一個完整的光刻仿真系統(tǒng)，在此系統(tǒng)中，設計的具體光學參數(shù)為:光源波長為193nm，數(shù)值孔徑在0.3-0.8之間，部分相干系數(shù)可調范圍為0.2-0.8之間，可一次性仿真1μm×1μm到10μm×10μm范