基于FPGA的電路可靠性設計和測試方法研究.pdf

1、外空間環(huán)境中高能粒子和電磁輻射可以對集成電路芯片內部電路的工作狀態(tài)帶來很大的干擾，引起電路以及系統(tǒng)的軟錯誤。即使在地面環(huán)境下，這類環(huán)境所帶來的軟錯誤也會對電子系統(tǒng)的正常工作帶來不確定的隱患，降低電子系統(tǒng)的可靠性。不同的器件構造和電路形式對于這類由帶電粒子所造成的軟錯誤敏感度都有所不同，基于SRAM的可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)對于帶電粒子的輻射相對更為敏感，尤其是近年來集成電路芯片

2、制造工藝進入到65納米以下，電路的工作電壓進一步降低使得電路在輻射環(huán)境下的可靠性問題變得更為重要。
　　為了提高FPGA的可靠性，合理的評估測試平臺及可靠性設計算法是關鍵技術。本文從研究SEU的成因出發(fā)，研究業(yè)內常用的容錯設計及測試方法。在此基礎上開發(fā)SEU注入工具，搭建可靠性測試平臺并對典型電路進行錯誤注入測試來研究FPGA的可靠性影響因素和測試方法。
　　首先，本文對課題的研究背景與意義作簡單闡述，并介紹了集成電路的輻射

3、效應、SEU的分類及減緩技術的各種實現(xiàn)方法。
　　隨后，本文詳細闡述了FPGA單粒子翻轉的評估技術，從FPGA可靠性的評估指標出發(fā)，介紹現(xiàn)場輻射實驗、模型分析方法、故障注入方法等可靠性的評估方法。
　　在FPGA的可靠性評估方法中，故障注入法的使用最為廣泛，其又可以細分為基于硬件的故障注入、基于軟件的故障注入和仿真故障注入。對于大型復雜電路，軟件仿真是重要的研究手段。本文選用開源的OpenRISC系處理器作為處理器容錯設計的

4、研究對象，邏輯糾錯設計在OR1200上進行，對易受到電磁輻射攻擊發(fā)生軟錯誤的寄存器部位進行TMR容錯設計。并且，開發(fā)基于軟件的SEU錯誤注入平臺，利用其對容錯模塊進行自動化測試。實驗結果表明基于軟件的SEU錯誤注入平臺效率較高，對復雜電路可以進行快速的測試分析。TMR容錯效果較好，達到預期設想結果，基于軟件的錯誤注入測試平臺具有良好的測試效率。
　　將測試評估平臺與FPGA電路結構的信息相結合，可以對軟錯誤的性質進行更深一層次的研