基于Cadence的高速PCB信號(hào)完整性問(wèn)題研究、仿真與應(yīng)用.pdf_第1頁(yè)
已閱讀1頁(yè)，還剩110頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、高速PCB設(shè)計(jì)中信號(hào)的高頻化、窄沿化促使著信號(hào)完整性（Signal Integrity(SI)）問(wèn)題變得不容忽視也極具挑戰(zhàn)，在高速PCB設(shè)計(jì)中若不能較好地解決信號(hào)完整性設(shè)計(jì)問(wèn)題，將有可能造成高速PCB設(shè)計(jì)的致命錯(cuò)誤，浪費(fèi)財(cái)力物力，延長(zhǎng)開(kāi)發(fā)周期，降低生產(chǎn)效率。對(duì)于高速PCB設(shè)計(jì)者來(lái)說(shuō)，熟悉SI問(wèn)題的基礎(chǔ)理論知識(shí)、熟練掌握SI分析及仿真方法、靈活設(shè)計(jì)信號(hào)完整性問(wèn)題的解決方案，掌握基于SI仿真的高速PCB設(shè)計(jì)方法具有非常重要的意義。
　

2、　本文分三個(gè)層次逐層深入地研究了高速PCB設(shè)計(jì)的SI問(wèn)題：
　　其一為基礎(chǔ)理論剖析，研究問(wèn)題的形成機(jī)理、影響因素推導(dǎo)相關(guān)公式并闡述其含義，在理論分析層次搭建研究的基礎(chǔ)，本文主要涉及信號(hào)完整基礎(chǔ)理論、傳輸線(xiàn)模型理論以及高速PCB SI仿真方法等，著重介紹了反射與串?dāng)_問(wèn)題的理論基礎(chǔ)；
　　其二為仿真驗(yàn)證，對(duì)于由理論層次得出的結(jié)論，采取實(shí)際多參數(shù)仿真對(duì)比總結(jié)地方法驗(yàn)證其正確性以及指導(dǎo)性，在反射與串?dāng)_問(wèn)題研究過(guò)程中，通過(guò)SI仿真加深

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論