分組密碼算法可重構(gòu)電路設(shè)計(jì)和抗功耗攻擊研究.pdf

1、隨著信息技術(shù)的發(fā)展，人們對(duì)分組密碼算法電路的靈活性和高效性提出了更高要求，其可重構(gòu)實(shí)現(xiàn)是一個(gè)重要研究點(diǎn);同時(shí)，密碼算法電路的安全性非常重要，近年來(lái)功耗攻擊作為一種高效的攻擊手段對(duì)密碼電路提出了嚴(yán)峻挑戰(zhàn)，分組密碼算法抗功耗攻擊設(shè)計(jì)十分重要。
　　本文首先分析了分組密碼算法運(yùn)算單元特性，采用粗細(xì)粒度相結(jié)合的方法設(shè)計(jì)了可重構(gòu)計(jì)算單元，兼顧了靈活性和復(fù)雜性;然后根據(jù)分組密碼算法結(jié)構(gòu)特點(diǎn)設(shè)計(jì)了互連模塊，實(shí)現(xiàn)最佳匹配;最后本文設(shè)計(jì)了可重構(gòu)配置

2、總線，完成對(duì)電路的配置控制，實(shí)現(xiàn)了能夠靈活高效支持多種分組密碼算法的可重構(gòu)電路。接著本文針對(duì)分組密碼算法進(jìn)行了抗功耗攻擊研究，設(shè)計(jì)了動(dòng)態(tài)改變密碼算法中間數(shù)據(jù)存儲(chǔ)位置的方法，隱藏中間數(shù)據(jù)的漢明距離，以抵抗基于漢明距離模型的功耗攻擊;設(shè)計(jì)了功耗平衡S盒方法，使得S盒輸出功耗始終相同，以抵抗基于漢明重量模型的功耗攻擊。
　　本文基于可重構(gòu)分組密碼算法電路搭建了最小片上系統(tǒng)，進(jìn)行了功能仿真，時(shí)序驗(yàn)證和FPGA測(cè)試驗(yàn)證?？芍貥?gòu)分組密碼電路采

3、用SMIC0.18μm工藝實(shí)現(xiàn)，綜合后的面積為1.58mm2，工作頻率為100MHz。接著本文搭建了功耗攻擊仿真平臺(tái)，以DES算法為例，驗(yàn)證了兩種抗攻擊方案可以有效的抵抗功耗攻擊?？芍貥?gòu)分組密碼算法電路具有分時(shí)閑置單元和很強(qiáng)的靈活性，可以通過(guò)合理配置閑置單元和改變電路結(jié)構(gòu)進(jìn)行抗攻擊設(shè)計(jì)。本文對(duì)可重構(gòu)分組密碼算法電路進(jìn)行了抗攻擊方案的移植和設(shè)計(jì)，并進(jìn)行了驗(yàn)證。仿真結(jié)果表明，改進(jìn)后可重構(gòu)分組密碼算法電路實(shí)現(xiàn)的DES和AES算法，在功耗跡數(shù)量