基于多核片上系統(tǒng)的自動(dòng)驗(yàn)證平臺(tái)關(guān)鍵技術(shù)研究.pdf

1、集成電路制造工藝的不斷進(jìn)步，電路的集成度越來(lái)越高，設(shè)計(jì)人員可以將更多的功能集成在單個(gè)芯片中，系統(tǒng)的功能越來(lái)越復(fù)雜，這使得驗(yàn)證工作變得日益困難，驗(yàn)證將成為集成電路設(shè)計(jì)過(guò)程中的瓶頸。業(yè)界雖然提出了很多新的驗(yàn)證方法，但是仍沒(méi)有突破性的方法來(lái)解決這個(gè)瓶頸。在這種情況下，驗(yàn)證人員就只能將精力放在如何更好地使用現(xiàn)有的方法對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。
　　 網(wǎng)絡(luò)處理器是一種面向網(wǎng)絡(luò)應(yīng)用領(lǐng)域的專用指令處理器，它的結(jié)構(gòu)復(fù)雜、功能豐富，因此如何對(duì)其進(jìn)行高效的驗(yàn)

2、證就成了一個(gè)難題。本文對(duì)當(dāng)前主流的驗(yàn)證方法和技術(shù)進(jìn)行了研究，為網(wǎng)絡(luò)處理器的功能驗(yàn)證提出了一種集合面向?qū)ο缶幊?、約束隨機(jī)激勵(lì)產(chǎn)生機(jī)制、層次化驗(yàn)證、斷言和覆蓋率驅(qū)動(dòng)驗(yàn)證等多種驗(yàn)證技術(shù)的綜合驗(yàn)證方法，這種方法能夠有效的提高驗(yàn)證的效率。在此基礎(chǔ)上設(shè)計(jì)并使用硬件驗(yàn)證語(yǔ)言SystemVerilog編寫了一個(gè)驗(yàn)證平臺(tái)，并對(duì)該平臺(tái)進(jìn)行了優(yōu)化，使其功能更加完善。該平臺(tái)為網(wǎng)絡(luò)處理器的驗(yàn)證提供了一個(gè)層次化、可控制、可觀測(cè)和可重用的驗(yàn)證環(huán)境，其中覆蓋率模型的建

3、立將功能覆蓋率定為了衡量驗(yàn)證的進(jìn)度的指標(biāo)，通過(guò)觀測(cè)功能覆蓋率來(lái)調(diào)整驗(yàn)證激勵(lì)的生成方式，讓激勵(lì)盡可能完備，最終使功能覆蓋率盡快達(dá)到收斂。
　　 本文在搭建完驗(yàn)證平臺(tái)后，利用仿真工具QuestaSim對(duì)網(wǎng)絡(luò)處理器進(jìn)行了仿真，仿真結(jié)果顯示本文定義的功能點(diǎn)全部被覆蓋，即功能覆蓋率達(dá)到了100％，代碼覆蓋率也達(dá)到了預(yù)定的目標(biāo)。這表明驗(yàn)證平臺(tái)能夠基本滿足網(wǎng)絡(luò)處理器功能驗(yàn)證的要求。同時(shí)本文還通過(guò)驗(yàn)證平臺(tái)收集的數(shù)據(jù)對(duì)網(wǎng)絡(luò)處理器的性能進(jìn)行了分析，