基于FPGA的虛擬邏輯分析儀的研究與設(shè)計.pdf

1、隨著數(shù)字技術(shù)、大規(guī)模集成電路及計算機的大量普及和快速發(fā)展，邏輯分析儀(Logic Analyzer，簡稱LA)作為數(shù)字系統(tǒng)的數(shù)據(jù)域測試儀器中應(yīng)用最為廣泛、最有代表性的一種通用測試儀器，為解決越來越復(fù)雜的數(shù)字系統(tǒng)的檢測和故障診斷問題提供了強有力的工具。虛擬儀器(Virtual Instrument，簡稱VI)是現(xiàn)代計算機軟件技術(shù)、通信技術(shù)和測量技術(shù)相結(jié)合的產(chǎn)物，它代表著目前測試儀器領(lǐng)域的發(fā)展方向。而如今互連資源豐富、性價比高的現(xiàn)場可編程邏

2、輯器件(Filed Programmable Gate Array，F(xiàn)PGA)已經(jīng)在高速數(shù)據(jù)采集上得到了廣泛的應(yīng)用，它是數(shù)字電路設(shè)計的利器。正是基于此，本文充分運用FPGA技術(shù)和虛擬儀器技術(shù)，開展了虛擬邏輯分析儀系統(tǒng)的研究與設(shè)計。
　　 本文首先探討了邏輯分析儀的工作原理及需求分析，并在此基礎(chǔ)上，確定了邏輯分析儀的整體方案，即儀器由PC端應(yīng)用軟件和數(shù)據(jù)采集系統(tǒng)的硬件兩大部分組成，并對系統(tǒng)的各個組成模塊的設(shè)計方案進(jìn)行了研究，包括探

3、頭模塊、時鐘模塊、延遲與鎖存模塊、毛刺檢測模塊、觸發(fā)識別模塊、存儲控制模塊、USB接口模塊。在具體設(shè)計中，課題主要利用FPGA技術(shù)及一些相關(guān)的軟硬件知識，完成了系統(tǒng)的采集、觸發(fā)、存儲、控制、接口模塊的設(shè)計，這幾大模塊是邏輯分析儀的核心組成部分，都是在ALTERA公司的CycloneⅡ系列中的一款型號為EP2C8Q的FPGA中實現(xiàn)的，采用了Verilog HDL硬件描述語言與原理圖相結(jié)合的混合輸入方式，包括觸發(fā)產(chǎn)生電路、觸發(fā)選擇電路、觸發(fā)

4、抑釋電路、預(yù)觸發(fā)電路、時基電路、前置/后置計數(shù)電路、FIFO(First In First Out)存儲控制電路、通信接口電路。完成電路設(shè)計后，在ALTERA公司的QuartusⅡ中對整個FPGA電路進(jìn)行了功能和時序仿真，并在GX-SOPC-EDA-STARTER-EDK開發(fā)板上進(jìn)行了調(diào)試，以保證電路設(shè)計的正確性和可靠性。系統(tǒng)采用可編程邏輯器件，既提高了系統(tǒng)的集成度，也能滿足邏輯分析儀基本功能的要求，同時在調(diào)試過程中可反復(fù)修改，提高了設(shè)