TD-LTE基帶芯片驗(yàn)證系統(tǒng)信號(hào)完整性研究.pdf

1、LTE作為下一代通信技術(shù)，因其技術(shù)和成本優(yōu)勢(shì)被廣大運(yùn)營(yíng)商普遍接收，LTE基帶芯片的研發(fā)及驗(yàn)證工作成為L(zhǎng)TE技術(shù)推廣的關(guān)鍵步驟。本文正是基于TD-LTE基帶芯片驗(yàn)證系統(tǒng)的設(shè)計(jì)，對(duì)高速信號(hào)進(jìn)行信號(hào)完整性研究與分析。
　　 本文簡(jiǎn)要介紹了TD-LTE基帶芯片驗(yàn)證系統(tǒng)的構(gòu)成，對(duì)其中的關(guān)鍵模塊進(jìn)行信號(hào)完整性需求分析。詳細(xì)闡述了在高速PCB設(shè)計(jì)中用到信號(hào)完整性的基本原理，包括傳輸線理論、趨膚效應(yīng)、信號(hào)反射及信號(hào)間的串?dāng)_等。結(jié)合實(shí)際需求，分析

2、了多種仿真模型的工作原理及各自的適用范圍，并選用IBIS模型進(jìn)行行為級(jí)仿真。最后以驗(yàn)證平臺(tái)的具體信號(hào)為例進(jìn)行仿真分析，并逐步完善設(shè)計(jì)，成功完成了系統(tǒng)結(jié)構(gòu)的優(yōu)化，滿足了驗(yàn)證平臺(tái)對(duì)信號(hào)完整性要求，圓滿完成了LTE基帶芯片的驗(yàn)證工作。
　　 本文主要的創(chuàng)新及工作成果主要有:
　　 1)根據(jù)基帶芯片的設(shè)計(jì)架構(gòu)，參與完成了基帶芯片驗(yàn)證平臺(tái)的設(shè)計(jì)及芯片的驗(yàn)證與調(diào)試工作。
　　 2)利用信號(hào)完整性的基本理論和研究方法，完成了基

3、帶芯片與FPGA、SDRAM內(nèi)存條、標(biāo)準(zhǔn)高速接插件之間單端信號(hào)反射、串?dāng)_的仿真，根據(jù)仿真結(jié)果制定了PCB設(shè)計(jì)的詳細(xì)約束規(guī)則，為高速PCB設(shè)計(jì)提供了切實(shí)可行的研究方法。
　　 3)通過(guò)對(duì)基帶芯片外部存儲(chǔ)器接口拓?fù)浣Y(jié)構(gòu)的仿真，得出了共用高速和低速存儲(chǔ)設(shè)備的部分總線的方案具有一定局限性的結(jié)論，對(duì)更高工作速率內(nèi)存模塊的兼容性較差，為基帶芯片后續(xù)版本的設(shè)計(jì)提出了參考意見。
　　 4)完成了高速差分串行信號(hào)的仿真研究，并通過(guò)仿真結(jié)果