納米電路容錯技術研究.pdf

1、隨著CMOS工藝的不斷進步，電子器件的特征尺寸越來越小，目前，微電子行業(yè)正經歷著從深亞微米電子技術到納米電子技術的轉變。納米電路由納米導線、碳納米管等納米電子器件構成，具有體積小、速度快等優(yōu)點。但是納米電路受到自身物理特性以及現(xiàn)有制造工藝的影響，故障率高達1％-2％。因此，為了制造有實用價值的納米電路，容錯技術顯得尤為關鍵。
　　 本文重點研究納米電路容錯理論與技術，取得的主要研究成果與創(chuàng)新點如下：
　　 1.提出了一種

2、針對納米PLA電路的混合容錯方法，該方法將冗余編碼容錯與晶體管容錯相結合，相比傳統(tǒng)方法，用這種方法設計的容錯電路既能容忍短路錯誤，又能容忍斷路錯誤，并在資源消耗方面有優(yōu)勢。本文基于此方法設計容錯多路選擇器并利用PSPICE進行仿真，結合實驗結果驗證了這種方法的有效性。
　　 2.針對門級納米電路的特點，將交叉冗余方法用于納米電路容錯。交叉冗余方法與傳統(tǒng)的可重構方法相比，省去檢測模塊，能夠在執(zhí)行電路功能的同時屏蔽故障；與三模冗余方