三維集成電路硅通孔容錯技術(shù)研究.pdf

1、三維集成電路是延續(xù)摩爾定律的重要手段，TSV是三維集成電路的核心部件。作為一種新興技術(shù)，三維集成電路受到越來越多工業(yè)界和學(xué)術(shù)界人士的重視，和二維集成電路不同，三維集成電路借助硅通孔將多個芯片垂直堆疊，具有功耗低，帶寬高，面積小，性能好，支持異構(gòu)集成等優(yōu)點(diǎn)，然而其制作工藝尚不成熟，TSV的制作工藝和層與層之間的堆疊會導(dǎo)致TSV發(fā)生泄漏和電阻開路故障，從而嚴(yán)重影響三維集成電路的良率和可靠性。TSV良率問題成為三維集成電路商品化的主要制約因素

2、。本文的主要研究內(nèi)容如下:
　　1)認(rèn)真學(xué)習(xí)三維集成電路的基礎(chǔ)知識和分析三維集成電路的優(yōu)點(diǎn)，重點(diǎn)探索影響三維集成電路良率的TSV缺陷。分析TSV缺陷所引起的TSV故障，用HSPICE對TSV的故障進(jìn)行參數(shù)建模，并分析故障TSV的故障效應(yīng)。
　　2)學(xué)習(xí)現(xiàn)有的TSV容錯方法，按照其對TSV的容錯機(jī)理，按容錯機(jī)理將其分為測試容錯和在線容錯兩種類型，著重研究這兩種容錯方案的優(yōu)缺點(diǎn)?；诂F(xiàn)有理論研究新的TSV在線容錯方案。